[发明专利]用于堆叠器件的互连结构和方法

说明书

本专利申请要求2013年3月15日提交的美国申请No.61/794,847的权益，在此通过引用将其全文并入本文中。

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种用于堆叠器件的互连结构和方法。

背景技术

半导体集成电路（IC）工业经历了快速发展。在IC演进过程中，功能密度（即，每个芯片面积上的互连结构器件的数量）普遍增加，而几何面积（即，使用制造工艺可制造的最小组件（或线））减小。该尺寸缩小的工艺通常通过增加生产效率和降低相关成本来提供益处。

随着半导体技术的进一步发展，堆叠IC器件出现以作为进一步减少半导体器件物理尺寸的有效替代物。在堆叠IC器件中，诸如逻辑、存储、处理器电路等有源电路制造在不同的半导体晶圆上。两个或更多半导体晶圆可一个安装在另一个的顶部以进一步减小IC器件的形状因数。例如，两个半导体晶圆可通过适合的接合技术接合到一起。堆叠IC器件的一个优势特征是可获得更高的密度。尽管现存的堆叠半导体器件及其制造方法通常能够满足它们的预期目的，但是它们并不是在所有方面都令人满意。期望该领域的改进。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：

第一半导体元件，包括：

第一衬底；

位于所述第一衬底中的公共导电部件；

形成在所述第一衬底上方的第一介电层中的第一互连部件；和

将所述第一互连部件连接至所述公共导电部件的导电插塞；

第二半导体元件，接合到所述第一半导体元件，所述第二半导体元件包括：

第二衬底；和

形成在所述第二衬底上方的第二层间介电层中的第二互连部件；以及

导电深插塞，连接至所述第一半导体元件中的公共导电部件和所述第二半导体元件中的第二互连部件，并通过所述第一介电层与所述导电插塞分隔开。

在可选实施例中，所述导电深插塞形成为穿过所述第一介电层并部分地穿过所述第二介电层。

在可选实施例中，所述导电深插塞连接在所述第一互连部件和所述第二互连部件之间。

在可选实施例中，所述公共导电部件的宽度基本大于所述导电深插塞的宽度。

在可选实施例中，所述导电插塞和所述导电深插塞各自与所述公共导电部件直接连接。

在可选实施例中，所述第一半导体元件包括图像传感器。

在可选实施例中，所述第二半导体元件包括专用集成电路（ASIC）。

根据本发明的另一方面，还提供了一种堆叠集成电路器件，包括：

第一半导体元件，具有第一互连部件以及连接至所述第一互连部件的导电插塞；

第二半导体元件，接合在所述第一半导体元件上，所述第二半导体元件包括第二互连部件；以及

导电深插塞，连接在所述第一互连部件和所述第二互连部件之间，其中，所述导电深插塞包括：

上部，连接至所述第一半导体元件中的导电插塞；和

下部，连接至所述第二半导体元件中的第二互连部件。

在可选实施例中，所述导电深插塞的所述上部的宽度基本大于所述下部的宽度。

在可选实施例中，所述器件还包括：所述第一半导体元件中的第一层间介电（ILD）层；以及，所述第二半导体元件中的第二层间介电（ILD）层。

在可选实施例中，所述导电深插塞形成为穿过所述第一ILD层和部分所述第二ILD层。

在可选实施例中，所述导电深插塞与所述导电插塞被所述第一ILD层分隔开。

在可选实施例中，所述器件还包括：所述第一半导体元件中的第一衬底。

在可选实施例中，所述导电深插塞的上部位于所述第一衬底中。

在可选实施例中，所述第一半导体元件包括图像传感器。

在可选实施例中，所述第二半导体元件包括专用集成电路（ASIC）。

在本发明的又一方面，还提供了一种方法，包括：

提供第一半导体元件，所述第一半导体元件包括：

第一衬底；

位于所述第一衬底上的第一层间介电（ILD）层；

所述第一ILD层中的第一互连部件；和

所述第一ILD层中的导电插塞，其中，所述导电插塞连接所述第一衬底和所述第一互连部件；

将所述第一半导体元件接合在第二半导体元件上，所述第二半导体元件包括：

第二衬底；

位于所述第二衬底上方的第二层间介电（ILD）层；和