[发明专利]适用于低电压寄存器堆的写加强的抗读位线漏电存储单元

说明书

技术领域

本发明属于CMOS（Complementary Metal Oxide Semiconductor）集成电路存储单元技术领域，具体涉及一种用于寄存器堆或静态随机存储器的存储单元。

背景技术

随着集成电路的不断发展，微处理器被广泛应用于嵌入式系统之中，如生物医疗设备、移动终端以及便携式设备等。在这些应用中，功耗已经成为最重要的指标之一。作为微处理器的关键模块，寄存器堆的功耗在整个微处理器中占了很大比重。而降低电压无疑是众多低功耗技术中最有效的手段之一。同时，在绝大多数情况下，寄存器堆限制了微处理器的最低可工作电压，从而限制了微处理器功耗的降低。因此，低电压成为当前寄存器堆设计领域的研究热点和挑战。

图1为传统的8管寄存器堆存储单元。PMOS管100和NMOS管102构成一个反相器，它们的漏级在节点108相连，栅极在节点109相连；同样的，PMOS管101和NMOS管103也构成一个反相器。这样，上述四个晶体管构成了两个交叉耦合的反相器，通过正反馈可以保存真值。它有两个存储节点：真存储节点109和伪存储节点108。写电路由NMOS管104和NMOS管105构成。其中，晶体管104的源级连接到写位线WBLB上，漏级连接到存储节点108，栅极连接到写字线WWL上；晶体管105的源级连接到写位线WBL上，漏级连接到存储节点109，栅极连接到写字线WWL上。进行写操作时，通过写字线WWL开启NMOS管104和105，数据通过WBL和WBLB写入到存储节点108和109中。读电路由NMOS管106和NMOS管107构成。其中，晶体管106的源级连接到节点110，漏级连接到读位线RBL，栅极连接到读字线；晶体管107的源级连接到地线上，漏级连接到伪存储节点110，栅极连接到存储节点109。进行读操作时，通过读字线选通晶体管106，数据通过晶体管106从伪存储节点110传输到读位线RBL上。

图1所示的传统存储单元的优点是通过读隔离保证读操作时存储值不被破坏，确保了读操作的稳定性。它的主要缺点有两个：没有对写操作进行加强，导致低电压下写操作困难；最坏情况下，对于未选通的存储单元，读端口中只有一个晶体管保持关断，当一根读位线上连接的存储单元增加时，读端口的漏电可能会导致读操作时读位线无法保持高电平，从而出现读错误。

因此，为了适应寄存器堆在低电压下工作的需求，有必要研究并实现一种新的存储单元来解决传统存储单元在低电压下遇到的问题。

发明内容

本发明的目的是适应当前寄存器堆低功耗的发展趋势，提供一种可以在低电压下稳定工作的新型存储单元。

本发明提出的寄存器堆存储单元，适用于低电压寄存器堆的写加强的抗读位线漏电存储，其结构包括：

第一和第二反相器，所述的第一和第二反相器交叉耦合，通过正反馈来存储真值，具有真存储节点和互补存储节点；在所述的第一和第二反相器的下拉路径上分别插入了一个写打断晶体管，并通过写打断信号来控制这两个写打断晶体管的开关，从而控制两个反相器之间的反馈的开启与关断；其中：

第一写晶体管，其源级连接在真存储节点上，漏级连接在第一写位线上，栅极连接在写字线上；

第二写晶体管，其源级连接在互补存储节点上，漏级连接在第二写位线上，栅极连接在写字线上；

第一读隔离管，其源级连接在读字线上，漏级连接在第一伪存储节点上，栅极连接在真存储节点上；

第二读隔离管，其源级连接在地线上，漏级连接在第一伪存储节点上，栅极连接在真存储节点上；

第一读晶体管，其源级连接在第二伪存储节点上，漏级连接在读位线上，栅极连接在第一伪存储节点上；

第二读晶体管，其源级连接在地线上，漏级连接在第二伪存储节点上，栅极连接在读字线上。

本发明中，在进行写操作时，通过写打断信号来保持插入的两个写打断晶体管处于关断状态；写操作结束时，通过写打断信号来重新开启两个写打断晶体管；在进行读操作时，通过写打断信号保持两个写打断晶体管处于开启状态；在进行数据保持时，通过写打断信号保持两个写打断晶体管处于开启状态。