[发明专利]一种阻抗匹配方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种阻抗匹配方法。

背景技术

现有的深硅刻蚀设备通常如图1所示，其中反应腔4中设置有静电卡盘6，该静电卡盘6用于承载晶片5，电感耦合线圈3位于反应腔4上部的介质窗口7的上方，且电感耦合线圈3与匹配器2和射频电源1相连，当射频电源1发送射频时，能够在反应腔4内产生感应电磁场以将相应的气体激发为等离子体以进行对应的工艺。目前的深硅刻蚀工艺通常为刻蚀步骤和沉积步骤的交替循环，其中，刻蚀步骤对基片进行刻蚀，沉积步骤为在刻蚀沟槽的侧壁上沉积一层聚合物保护膜以保护侧壁不被刻蚀，使得刻蚀步骤中的刻蚀只在基片垂直面进行。为了能够稳定地在反应腔中激发等离子体，需要使得反应腔和匹配网络的阻抗与射频电源的阻抗匹配。

现有的一种阻抗匹配技术为采用阻抗传感器获取匹配网络和反应腔的阻抗，并根据阻抗传感器所获取的匹配网络和反应腔的阻抗，控制电机转动以调节匹配网络中的阻抗可调元件（如调节可变电容的电容值），使得匹配网络和反应腔的阻抗与射频电源的阻抗匹配。然而，该现有技术中，采用电机通过机械方式调节阻抗可调元件，其调节速度比较慢，难以实现稳定匹配，容易造成刻蚀和沉积的效果不均匀，并导致刻蚀得到的基片侧壁凹凸不平（Scalloping现象），此外，该方法在刻蚀步骤和沉积步骤过程中，需要持续对阻抗可调元件进行调节，会缩短电机和阻抗可调元件的使用寿命。

现有的另一种阻抗匹配技术为采用电源扫频自动匹配的方式，即固定匹配网络中各元件的参数值，利用射频电源的扫频匹配功能使得匹配网络和反应腔的阻抗和射频电源的阻抗匹配。该现有技术的匹配速度较快，但需要预先通过实验确定匹配网络中各阻抗可调元件的参数值，且在不同的工艺条件下，所需要设定的阻抗可调元件参数值往往也不同，增加了工艺开发的工作量。

发明内容

有鉴于此，本发明的目的在于提供一种阻抗匹配方法，以使得在深硅刻蚀工艺中，匹配网络和反应腔的阻抗与射频电源的阻抗能够快速匹配。

为实现上述目的，本发明提供一种阻抗匹配方法，用于在交替循环的刻蚀和沉积中使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配，所述阻抗匹配方法包括：

S1、在前N个刻蚀步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的刻蚀步骤阻抗值，以及在前N个沉积步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的沉积步骤阻抗值；

S2、在第N+1个以及后续的刻蚀步骤中，设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值，在第N+1个以及后续的沉积步骤中，设定所述匹配网络的阻抗值为所述沉积步骤阻抗值，并在第N+1个以及后续的刻蚀步骤和第N+1个以及后续的沉积步骤中，调节所述射频电源的频率，以使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配；

其中，N为预先设定的正整数。

优选地，所述S1中获取的所述匹配网络的刻蚀步骤阻抗值为：第N个刻蚀步骤中，调节所述匹配网络后得到的所述匹配网络的阻抗值；

所述S1中获取的所述匹配网络的沉积步骤阻抗值为：第N个沉积步骤中，调节所述匹配网络后得到的所述匹配网络的阻抗值。

优选地，N为1。

优选地，N大于1时，所述S1中获取的所述匹配网络的刻蚀步骤阻抗值为：前N个刻蚀步骤中每个刻蚀步骤调节所述匹配网络后得到的所述匹配网络的阻抗值的平均值；

所述S1中获取的所述匹配网络的沉积步骤阻抗值为：前N个沉积步骤中每个沉积步骤调节所述匹配网络后得到的所述匹配网络的阻抗值的平均值。

优选地，所述射频电源为扫频电源。

优选地，所述匹配网络包括阻抗传感器，所述阻抗传感器能够获取所述匹配网络和所述反应腔的阻抗值；

所述S1中根据所述阻抗传感器所获取的所述匹配网络和所述反应腔的阻抗值，调节所述匹配网络。

优选地，所述匹配网络包括阻抗可调元件，

所述调节所述匹配网络包括：调节所述阻抗可调元件的参数值。

优选地，所述S1中获取所述匹配网络的刻蚀步骤阻抗值，包括：获取所述阻抗可调元件的刻蚀步骤参数值；

所述S1中所述获取所述匹配网络的沉积步骤阻抗值，包括：获取所述阻抗可调元件的沉积步骤参数值。

优选地，所述S2中设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值包括：设定所述阻抗可调元件的参数值为所述刻蚀步骤参数值；