[发明专利]半导体装置无效
申请号: | 201310412149.6 | 申请日: | 2013-09-11 |
公开(公告)号: | CN104183484A | 公开(公告)日: | 2014-12-03 |
发明(设计)人: | 上野胜典 | 申请(专利权)人: | 古河电气工业株式会社;富士电机株式会社 |
主分类号: | H01L21/33 | 分类号: | H01L21/33;H01L29/778 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 吴秋明 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
技术领域
本发明涉及半导体装置。
背景技术
现有技术中,在高频设备用半导体元件中,作为半导体材料使用氮化物系化合物半导体,例如使用氮化镓(GaN)系化合物半导体(以下称为GaN系半导体元件)。在GaN系半导体元件中,在半导体基板的表面,例如使用金属有机化合物化学气相沉积(MOCVD:Metal-Organic Chemical Vapor Deposition)法设置缓冲层和GaN掺杂层。最近,除了高频用途以外,基于还能应用在电力用的功率设备这样的认识,还进行高耐压、处置大电流的设备的研究。
作为GaN系半导体元件的一种,有高电子迁移率晶体管(HEMT:High Electron Mobility Transistor)。HEMT例如具有层叠GaN层和氮化铝镓(AlGaN)层的构成。在GaN层与AlGaN层的界面产生二维电子气(2DEG:Two Dimensional Electron Gas)。该2DEG能通过调整AlGaN层的Al组成比和层厚来控制其载流子浓度。在HEMT中,2DEG层成为流过电流的路径。并且,在HEMT中,在AlGaN层的表面的一部分配置相对于AlGaN层具有肖特基特性的栅极电极,通过栅极电压的控制来进行由2DEG层构成的路径的导通截止。在HEMT中,将在栅极电压为0V时源极-漏极间导通的类型称作常导通型。另一方面将在栅极电压为0V时源极-漏极间为非导通、在使栅极电压为正电压时导通的类型称作常截止型。下面,将由GaN系化合物半导体构成的HEMT等称作GaN-HEMT等。
在应用电路中使用的元件中,出于应用电路的安全动作的观点,有时期望常截止型。为了使HEMT为常截止型,存在如下技术:在栅极电极的正下方注入氟等的离子或进行等离子体照射来部分地消除2DEG层,或者通过蚀刻等使栅极电极正下方的AlGaN层的厚度部分地变薄。另外,为了防止栅极泄漏,有时还在栅极电极下加上绝缘膜。在常截止型的HEMT中,在栅极为截止状态时,若对源极-漏极间施加电压,则从栅极端起2DEG层耗尽化,从而能维持高耐压。因此,由于HEMT作为大电力用的高耐压的半导体元件发挥功能,因此,近年来,作为高频、高效率的电力用半导体元件开发进展盛行。另外,使用2DEG层作为导通层的高耐压肖特基势垒二极管(Schottky Barrier Diode:SBD)也同样在开发中。
由于作为电力用半导体元件使用,因此如上述那样以高速动作,导通电阻低是较大的优点。另一方面,在电力用半导体元件中要求即使加上各种负载也不会破坏的较高的可靠性。在半导体元件的基本特性中有雪崩耐量(雪崩耐压)。雪崩耐量表示如下的耐量:即使对元件施加雪崩耐量以上的电压而源极-漏极间因雪崩击穿而击穿,直到规定的电流为止也不会损坏。例如,在非专利文献1中,使用GaN-HEMT调查被称作TLP(Transmission line pulser)测定的、施加短时间的电压应力时的电流电压特性。此时,GaN-HEMT在某电压下急剧地产生负电阻,之后不发生雪崩破坏而破坏,认为雪崩耐量低。
作为GaN-HEMT的其它的课题,能举出被称作崩塌(collapse)的现象。崩塌是若对元件施加高电压,则正向电阻上升到初始值的例如数倍程度的现象。若产生崩塌,则元件中的电力损耗便会增加。
非专利文献
非专利文献1:J.Kuzmik et al.,“Electrostatic discharge effects in AlGaN/GaN high-electron-mobility transistors”,Applied Physics Letters,Vol.83,No.22,2003,pp.4655-4657.
发明内容
本发明鉴于上述问题而提出,目的在于提供具有高破坏耐量的半导体装置。
为了解决上述课题,达成目的,本发明所涉及的半导体装置的特征在于具备:第1元件,其是由氮化物系化合物半导体构成的常导通型的晶体管;第2元件,其与所述第1元件串联连接,是源极-漏极间的耐压低于所述第1元件的晶体管;第1二极管,其在所述第1元件或所述第2元件的栅极与所述第1元件的漏极之间按照阴极与所述漏极侧连接的方式进行连接,并且具有规定的雪崩耐压;和第1电阻,其与连接了所述第1二极管的所述栅极连接,其中,所述第1二极管的雪崩耐压低于所述第1元件的破坏电压。
发明效果
根据本发明,起到了能够实现具有高破坏耐量的半导体装置的效果。
附图说明
图1是实施方式1所涉及的半导体装置的电路构成图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于古河电气工业株式会社;富士电机株式会社;,未经古河电气工业株式会社;富士电机株式会社;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310412149.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:固态成像装置和电子设备
- 下一篇:双层高K介质结构的制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造