[发明专利]通过桥接块的多芯片模块连接

说明书

技术领域

本申请涉及使用部分器件交叠的集成器件的多芯片堆叠。

背景技术

以2.5D（2.5维）和3D（3维）封装对多个半导体芯片进行封装是半导体工业中的最新趋势。目前的传统实施例采用并排配置的硅中介层（称为2.5D），或者通过具有穿通硅通路（TSV）的管芯的垂直堆叠，来实现真正的3D器件，并且在许多情况下这两种类型的技术都使用。TSV是一种重要的发展中的技术，它利用直接穿过硅晶片的短的且垂直的电连接或“通路”，以便建立从管芯的有源侧到背侧的电连接，由此提供最短的互连路径并且为最终的3D集成创建了一种途径。硅中介层通常是宽的硅层，多个芯片在其上垂直地或者水平地表面安装，并且大多数通常采用TSV来实现从封装衬底到结合于该封装衬底的芯片的连接。硅中介层与TSV的使用相比引线结合和通用倒装芯片技术，提供了更大的空间效率和更高的互连密度。这些技术的组合使得以较小的形式因数实现了较高水平的功能集成和性能，因为它们的存在允许制造商垂直地堆叠IC器件并且通过该堆叠上下传递电信号和功率并接地。

发明内容

本发明的一个方面提供了一种集成电路（IC）多芯片封装组件，包括具有封装衬底接触部和桥接块接触部的第一IC芯片、具有封装衬底接触部和桥接块接触部的第二IC芯片。该实施例还包括与第一IC芯片和第二IC芯片部分交叠并且在其相对的端上具有互连的电接触部的桥接块，所述电接触部接触第一IC芯片和第二IC芯片的桥接块接触部，从而将第一IC芯片电连接到第二芯片。

另一种实施例提供了一种集成电路（IC）多芯片封装组件，包括第一子封装组件和第二子封装组件。所述第一子封装组件包括具有封装衬底接触部和桥接块接触部的第一IC芯片，以及具有封装衬底接触部和桥接块接触部的第二IC芯片。该实施例还包括与所述第一IC芯片和第二IC芯片部分交叠并且在其相对的端上具有互连的电接触部的桥接块，所述电接触部接触所述第一IC芯片和所述第二IC芯片的所述桥接块接触部，从而将第一IC芯片电连接到第二芯片。第二子封装组件包括具有结合垫的第二衬底，其中第一IC芯片和第二IC芯片的封装衬底接触部通过结合接触部连接到第二子封装组件的结合垫。桥接块具有小于结合接触部厚度的厚度并且位于第一子封装组件和第二子封装组件之间。

还有另一种实施例提供了一种制造集成电路（IC）多芯片封装组件的方法。在该实施例中，所述方法包括：获得具有封装衬底接触部和桥接块接触部的第一IC芯片，获得具有封装衬底接触部和桥接块接触部的第二IC芯片，并且获得包括互连的位于其一端上的第一电接触部和位于其相对的第二端上的第二电接触部的桥接块。桥接块的所述第一电接触部结合到所述第一IC芯片的所述桥接块接触部，并且所述桥接块的所述第二电接触部结合到所述第二IC芯片的所述桥接块接触部。

附图说明

现在连同附图参考以下描述，其中：

图1示出了IC封装组件的一种实施例；

图2示出了用在图1的IC封装组件中的桥接块的实施例；

图3示出了包括使用多个桥接块的图1的IC封装组件的另一种实施例；

图4示出了通过桥接块桥接多个IC芯片的IC封装组件的另一种实施例；及

图5示出了结合到第二IC封装组件的图1的IC封装组件的另一种实施例。

具体实施例

本公开内容涉及一种封装组件，其利用薄桥接块将两个或更多个IC芯片电连接到一起以形成多芯片子封装组件，然后该多芯片子封装组件可以结合到基底封装衬底，该基底封装衬底进而可以结合到印制电路板。这种配置允许直接的面对面的芯片附连，该附连消除了为实现更加紧凑的器件集成而对硅中介层和TSV的需求。这是相对于现有处理的一个显著制造优点，因为硅中介层和TSV引入复杂的制造处理和附加成本。另外，与3D技术关联的管芯堆叠会引起功率和热的约束。此外，这些硅中介层结构会引入超出了对于某些应用来说所能够容忍的信号延迟。TSV的使用还对布局配置有影响。本公开内容消除了对硅中介层和TSV的需求，同时实现了相似水平的集成，但避免了以上提到的问题。