[发明专利]嵌入式存储器及其形成方法

权利要求书

1.一种嵌入式存储器件，包括：

半导体衬底；以及

嵌入式闪存存储器件，包括：

第一栅叠件，包括：

底部介电层，直接设置在所述半导体衬底上方；

电荷捕获层，位于所述底部介电层上方；

顶部介电层的第一部分，直接设置在所述电荷捕获层上方；

第一高k介电层，位于所述顶部介电层的第一部分上方；和

第一金属覆盖层，位于所述第一高k介电层上方；

第一金属栅极，位于所述第一高k介电层和所述第一金属覆盖层上方；以及

第一源极和漏极区，位于所述半导体衬底中，所述第一源极和漏极区位于所述第一栅叠件的相对两侧；

高压(HV)晶体管，包括：

第二栅叠件，包括：

顶部介电层的第二部分，直接设置在所述半导体衬底上方；

第二高k介电层，位于所述顶部介电层的第二部分上方；和

第二金属覆盖层，位于所述第二高k介电层上方；

第二金属栅极，位于所述第二高k介电层和所述第二金属覆盖层上方；以及

第二源极和漏极区，位于所述半导体衬底中，所述第二源极和漏极区位于所述第二栅叠件的相对两侧，其中，所述第一高k介电层和所述第二高k介电层由相同的材料形成并且具有相同的厚度。

2.根据权利要求1所述的嵌入式存储器件，其中，所述顶部介电层包括氧化硅或氮氧化硅。

3.根据权利要求1所述的嵌入式存储器件，其中，并且所述第一金属栅极和所述第二金属栅极由相同的材料形成并且具有相同的厚度。

4.根据权利要求1所述的嵌入式存储器件，还包括：

输入/输出(IO)晶体管，包括：

第三栅叠件，包括：

IO介电层，位于所述半导体衬底上方，所述IO介电层的厚度小于所述顶部介电层的厚度；

第三高k介电层，位于所述IO介电层上方；和

第三金属栅极，位于所述第三高k介电层上方；以及

第三源极和漏极区，位于所述半导体衬底中，所述第三源极和漏极区位于所述第三栅叠件的相对两侧。

5.根据权利要求1所述的嵌入式存储器件，还包括：

晶体管，选自由核心晶体管和静态随机存取存储器(SRAM)晶体管组成的组，所述晶体管包括：

第四栅叠件，包括：

界面介电层，位于所述半导体衬底上方；

第四高k介电层，位于所述界面介电层上方；和

第四金属栅极，位于所述第四高k介电层上方；以及

第四源极和漏极区，位于所述半导体衬底中，所述第四源极和漏极区位于所述第四栅叠件的相对两侧。

6.一种嵌入式存储器件，包括：

半导体衬底；

嵌入式闪存存储器件，包括第一栅叠件，所述第一栅叠件包括：

底部氧化硅层，直接设置在所述半导体衬底上方；

电荷捕获层，位于所述底部氧化硅层上方；

顶部氧化物层的第一部分，直接设置在所述电荷捕获层上方；

第一高k介电层，位于所述顶部氧化物层的第一部分上方并且与所述顶部氧化物层的第一部分接触；

第一金属覆盖层，位于所述第一高k介电层上方并且与所述第一高k介电层接触；和

第一金属栅极，位于所述第一金属覆盖层上方；以及

晶体管，包括第二栅叠件，所述第二栅叠件包括：

顶部氧化物层的第二部分，直接设置在所述半导体衬底上方；

第二高k介电层，位于所述顶部氧化物层的第二部分上方并且与所述顶部氧化物层的第二部分接触，所述第一高k介电层和所述第二高k介电层具有相同的厚度并且由相同的材料形成；

第二金属覆盖层，位于所述第二高k介电层上方并且与所述第二高k介电层接触，所述第一金属覆盖层和所述第二金属覆盖层具有相同的厚度并且由相同的材料形成；以及

第二金属栅极，位于所述第二金属覆盖层上方。

7.根据权利要求6所述的嵌入式存储器件，其中，所述顶部氧化物层为氧化硅层。

8.根据权利要求6所述的嵌入式存储器件，其中，所述第一金属覆盖层和所述第二金属覆盖层包括氮化钛。

9.根据权利要求6所述的嵌入式存储器件，其中，所述电荷捕获层包括介电材料。