[发明专利]嵌入式存储器及其形成方法

说明书

技术领域

本发明总体涉及半导体领域，更具体地，涉及嵌入式存储器及其形成方法。

背景技术

使用介电捕获层或浮动层以存储电荷的闪存存储器通常用于片上系统（SOC）技术中，并且闪存存储器与其他集成电路一起形成在同一芯片上。例如，高压（HV）电路、输入/输出（IO）电路、核心电路和静态随机存取存储（SRAM）电路通常与闪存存储器集成在同一芯片上。与形成在不具有其他电路的芯片上的闪存存储器相比，由于将相应的闪存存储器嵌入在其上形成其他电路的芯片中，因此通常被称为嵌入式存储器。闪存存储器的结构与HV电路器件、IO电路器件、核心电路器件和SRAM电路器件不同。因此，当技术发展时，嵌入式存储器件与其他类型的器件面临着挑战。

发明内容

根据本发明的一个方面，提供了一种器件，包括：半导体衬底；以及嵌入式闪存存储器件。嵌入式闪存存储器件包括：第一栅叠件和第一源极和漏极区。其中，第一栅叠件包括：底部介电层，位于半导体衬底上方；电荷捕获层，位于底部介电层上方；顶部介电层，位于电荷捕获层上方；第一高k介电层，位于顶部介电层上方；和第一金属栅极，位于第一高k介电层上方。第一源极和漏极区位于半导体衬底中，第一源极和漏极区位于第一栅叠件的相对两侧。

优选地，顶部介电层包括氧化硅或氮氧化硅。

优选地，该器件还包括：覆盖第一高k介电层并且位于第一金属栅极下方的第一金属覆盖层。

优选地，该器件还包括高压（HV）晶体管。高压（HV）晶体管包括第二栅叠件和第二源极和漏极区。其中，第二栅叠件包括：HV介电层，位于半导体衬底上方；第二高k介电层，位于HV介电层上方；和第二金属栅极，位于第二高k介电层上方。第二源极和漏极区位于半导体衬底中，第二源极和漏极区位于第二栅叠件的相对两侧。

优选地，第一高k介电层和第二高k介电层由相同的材料形成并且具有相同的厚度，并且第一金属栅极和第二金属栅极由相同的材料形成并且具有相同的厚度。

优选地，该器件还包括输入/输出（IO）晶体管。输入/输出（IO）晶体管包括第三栅叠件和第三源极和漏极区。其中，第三栅叠件包括：IO介电层，位于半导体衬底上方，IO介电层的厚度小于顶部介电层的厚度；第三高k介电层，位于IO介电层上方；和第三金属栅极，位于第三高k介电层上方。第三源极和漏极区位于半导体衬底中，第三源极和漏极区位于第三栅叠件的相对两侧。

优选地，该器件还包括晶体管。晶体管选自由核心晶体管和静态随机存取存储器（SRAM）晶体管组成的组，晶体管包括第四栅叠件和第四源极和漏极区。其中，第四栅叠件包括：界面介电层，位于半导体衬底上方；第四高k介电层，位于界面介电层上方；和第四金属栅极，位于第四高k介电层上方。第四源极和漏极区位于半导体衬底中，第四源极和漏极区位于第四栅叠件的相对两侧。

根据本发明的另一方面，提供了一种器件，包括：半导体衬底；嵌入式闪存存储器件；以及晶体管。嵌入式闪存存储器件包括第一栅叠件。其中，第一栅叠件包括：底部氧化硅层，位于半导体衬底上方；电荷捕获层，位于底部氧化硅层上方；顶部氧化物层，位于电荷捕获层上方；第一高k介电层，位于顶部氧化物层上方并且与顶部氧化物层接触；第一金属覆盖层，位于第一高k介电层上方并且与第一高k介电层接触；和第一金属栅极，位于第一金属覆盖层上方。同时，晶体管包括第二栅叠件。第二栅叠件包括：氧化物层，位于半导体衬底上方；第二高k介电层，位于氧化物层上方并且与氧化物层接触，第一高k介电层和第二高k介电层具有相同的厚度并且由相同的材料形成；第二金属覆盖层，位于第二高k介电层上方并且与第二高k介电层接触，第一金属覆盖层和第二金属覆盖层具有相同的厚度并且由相同的材料形成；以及第二金属栅极，位于第二金属覆盖层上方。

优选地，顶部氧化物层和氧化物层为氧化硅层。

优选地，顶部氧化物层和氧化物层包括不同的材料。

优选地，顶部氧化物层和氧化物层具有不同的厚度。

优选地，第一金属覆盖层和第二金属覆盖层包括氮化钛。

优选地，电荷捕获层包括介电材料。