[发明专利]列选择多路复用器、方法和采用其的计算机存储器子系统

说明书

相关申请的交叉引用

本申请要求于2012年9月25日由Gotterba等人所提交的序列号为13/626,090的、标题为“COLUMN SELECT MULTIPLEXER AND METHOD FOR STATIC RANDOM-ACCESS MEMORY AND COMPUTER MEMORY SUBSYSTEM EMPLOYING THE SAME”的美国申请的优先权，在先申请与本申请共同受让，并在本文通过援引的方式加以合并。

技术领域

本申请总地涉及包括随机存取存储器（RAM）的计算机存储器子系统，并且，更具体地，涉及用于静态随机存取存储器（SRAM）的列选择多路复用器。

背景技术

SRAM长久以来已成为用作快速存储器的普遍选择。出于该原因，SRAM在计算机系统例如个人计算机（PC）和工作站中通常用作高速缓存存储器。SRAM明显快于动态随机存取存储器（DRAM），因为其不需刷新，并且显著快于硬盘驱动器，因为从其中进行读取不要求机械动作。

已采取各种方法来增加SRAM速度。一个方法涉及改进存储器位单元切换速度。另一个方法涉及采用针对大SRAM阵列的电流感测。又一个方法涉及将位线预充电到低于VDD的电平。所有这些技术都有前景。

发明内容

一个方面提供列选择多路复用器。在一个实施例中，列选择多路复用器包括：（1）第一开关，具有经由反相器耦连到SRAM阵列的位线的栅极，（2）第二开关，与第一开关串行地耦连并具有耦连到SRAM阵列的列选择总线的栅极，以及（3）锁存器，具有耦连到第一和第二开关的输入。

另一方面提供从SRAM阵列的位单元读取数据的方法。在一个实施例中，方法包括：（1）将位单元中的经反相的值提供到第一场效应晶体管的栅极，（2）将列选择信号提供到与第一场效应晶体管串行地耦连的第二场效应晶体管的栅极，以及（3）仅当第一和第二场效应晶体管是ON（打开）时采用第一和第二场效应晶体管以在锁存器的输入上强加（impress）逻辑零。

又一方面提供存储器子系统。在一个实施例中，存储器子系统包括：（1）存储器控制器，（2）第一RAM阵列，耦连到存储器控制器，（3）第二RAM阵列，耦连到存储器控制器，以及（4）列选择多路复用器，耦连到第一RAM阵列和第二RAM阵列。在一个实施例中，列选择多路复用器具有：（1）第一开关，具有耦连到第一RAM阵列的位线的栅极，（2）第二开关，与第一开关串行地耦连并具有耦连到RAM阵列的列选择总线的栅极，以及（3）锁存器，具有耦连到第一和第二开关的输入。

附图说明

现在结合附图对接下来的描述进行参考，其中:

图1是包含具有至少一个列选择多路复用器的SRAM的存储器子系统的一个实施例的框图；

图2是SRAM可采用的列选择多路复用器的一个实施例的混合框图/示意图；

图3是与图2的列选择多路复用器相关联的预充电电路的一个实施例的示意图；以及

图4是从SRAM阵列的位单元读取数据的方法的一个实施例的流程图。

具体实施方式

如上文所述，SRAM对于较高性能PC和其他计算机系统具有显著提高的存储器速度。因此，已进行大量工作以改进其设计的各个方面来提高其速度。

然而，本文意识到的是，存储器位单元切换速度、感应位值的方式和位线预充电的电平不是存储器延迟的仅有根源。负责从存储器位单元读取数据的电路引入其自己的延迟。

相关领域的技术人员熟悉的是，虽然一行存储器位单元同时被激活，但是仅该行中的一个位单元实际试图被读取。因此，采用列选择多路复用器以从行中的位单元中的每一个来接收数据并基于也由列选择多路复用器所接收的列选择信号将来自位单元之一的数据提供为输出。

常规列选择多路复用器典型地使用n沟道金属氧化物半导体（NMOS）场效应晶体管（FET）传输门（passgate）以将来自提供其输入的位线的数据传达到其输出。列选择信号被提供到FET的栅极，数据被提供到其源极。响应于列选择信号进行切换的FET将数据传递到其漏极。

本文意识到的是，传输门相对慢地进行传送，因此通过采用切换快于传输门的电路可增加列选择多路复用器的速度。进一步意识到的是，总的来讲，较快的列选择多路复用器将不仅对SRAM有明显的益处，而且对RAM也如此。