[发明专利]MEMS集成器件的晶片级封装及相关制造工艺在审

专利信息
申请号: 201310444539.1 申请日: 2013-09-23
公开(公告)号: CN103663351A 公开(公告)日: 2014-03-26
发明(设计)人: F·G·齐廖利 申请(专利权)人: 意法半导体股份有限公司
主分类号: B81B7/00 分类号: B81B7/00;B81C1/00
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 意大利阿格*** 国省代码: 意大利;IT
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: mems 集成 器件 晶片 封装 相关 制造 工艺
【说明书】:

技术领域

本公开涉及一种MEMS(微机电系统)型集成器件的晶片级封装,下文将该MEMS型集成器件称为“MEMS集成器件”。

背景技术

在集成器件领域中,确信地感觉需要减少尺度以满足日益迫切的小型化要求,特别是在便携装置(诸如智能电话、写字板或者PDA)领域中。

以已知方式,MEMS集成器件总体包括集成微机械结构的含半导体材料(具体为硅)的第一本体(通常限定为“裸片”),该微机械结构例如作为用于检测一个或者多个量的传感器来操作(例如用于提供压力传感器或者麦克风)并且生成作为待检测量的函数的电量(例如电容变化、电阻变化等)。正如所知,裸片是锯切或者单片化晶片的操作的结果,其中在制造工艺期间同时提供多个基本器件。

MEMS集成器件还包括集成至少一个电子部件或者电路的含半导体材料(具体为硅)的至少一个第二裸片,该电子部件或者电路被设计用于电耦合到微机械结构以便与之在功能上配合。通常,第二裸片集成电耦合到微机械结构的ASIC(专用集成电路)电子电路,该ASIC电子电路例如作为用于在微机械结构作为传感器(例如用于执行检测的电量的放大和滤波操作)来操作的情况下读取机械结构检测的相同电量的读取电路来操作。ASIC电子电路也可以具有用于处理和评估检测的量的更多功能,从而提供或多或少复杂集成电路、即所谓SiP(封装内系统)。

MEMS集成器件也总体包括封装(即容器),该容器全部或者部分包围器件的裸片从而保证保护裸片免受外部媒介并且实现朝着外部环境的电连接。MEMS集成器件在对应封装以内的组装通常作为整体限定为“芯片”,并且可以例如电连接到其中将使用MEMS集成器件的电子装置的印刷电路板。

具体而言,在机械结构具有被设计用于经历作为待检测量的函数的可变形元件(例如柱或者膜)时,封装包括限定至少一个腔的覆盖结构或者帽,该腔是以创建如下空的空间这样的方式在与相同可变形元件对应的位置提供的,该空间保证它们的自由移动并且未更改它们的变形。另外,如果需要与外界的射流连接(例如用于压力或者声波进入),则经过覆盖结构可以提供访问开口。

限定为“晶片级封装”的已知封装结构由于它允许实现未从封装的裸片的尺度显著偏离的所得尺度而在便携应用的情况下特别有利。简言之,对应封装技术构思使用标准裸片微加工工艺也用于获得对应封装,从而在晶片级(即在对应单片化操作之前)也提供用于覆盖和保护裸片的结构以及朝着外界环境的对应电和/或射流连接,因此简化和统一整个制造工艺。

在膜微机械结构等(即包括更多或者不同可变形元件)的情况下,腔的所需存在造成例如由于对于具有覆盖结构的功能的、在BT(双马来酰亚胺三嗪)型复合衬底中经常提供的腔的壁的厚度要求而难以获得所得封装尺度的所需减少。此外,尺度的明显减少造成在顶部闭合腔的覆盖结构的制造步骤中的更大困难以及与使用的材料的热膨胀系数不匹配有联系的主要问题。

总体而言,性能的可靠性和稳定性问题可能随着封装的尺度减少而出现,这可能危及所得集成器件的操作。

因此在本领域中感觉需要改进并且进一步简化MEMS集成器件的封装技术,特别是为了在存在膜微机械结构(等)的情况下减少尺寸。

发明内容

本公开的一个或者多个实施例涉及一种MEMS集成器件的晶片级封装及相关制造工艺。在一个实施例中,提供一种封装,该封装包括集成MEMS的第一本体、包括形成于第一表面处的集成电路的第二本体以及形成于第二外表面上的路由层。第三本体覆盖MEMS。

附图说明

为了更好地理解本公开,现在仅通过非限制示例并且参照附图描述其优选实施例,在附图中:

图1a-1k是根据本公开的一个实施例的MEMS集成器件的制造工艺的相继步骤中的晶片级封装的截面;

图2-5示出图1a-1k的MEMS集成器件的变化;

图6a-6c是根据本公开的一个不同实施例的制造工艺的相继步骤中的晶片级封装的截面;

图7-8示出图6a-6c的MEMS集成器件的变化;并且

图9是并入MEMS集成器件的电子装置的总框图。

具体实施方式

具体而言,并且参照图1a,制造工艺的初始步骤构思提供包括半导体材料(具体为硅)的ASIC晶片2,该ASIC晶片集成ASIC电子电路3’,该ASIC电子电路仅在相同图1a中(被示意地表示)并且以已知方式由用已知半导体微加工技术提供的多个有源和/或无源电子部件(诸如晶体管、电容器、电感器、电阻器、放大器等)形成。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310444539.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top