[发明专利]晶体管、包含晶体管的可变电阻存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2013年2月27日向韩国知识产权局提交的申请号为10-2013-0021164的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性具体实施例关于一种半导体集成电路器件，尤其关于一种晶体管、包含晶体管的可变电阻存储器件和其制造方法。

背景技术

随着移动装置、数字信息通信和消费电子产业的快速发展，预期现有电子电荷控制器件的研究会面临到限制。因此，需要开发与现有电子电荷器件不同的新概念的新功能型存储器件，尤其需要具有大容量、超高速以及超低功耗的的下一代存储器件。

现在，把电阻器件当作存储介质来使用的电阻存储器件已被建议作为下一代存储器件，一些例子为︰相变随机存取存储器(phase-change random access memories,PCRAMs)、电阻随机存取存储器(resistance RAMs,ReRAMs)和磁阻随机存取存储器(magentoresistive RAMs,MRAMs)

电阻存储器件基本上可以被配置有开关器件和电阻器件，并根据电阻器件的状态来储存数据“0”或“1”。

即使在电阻存储器件中，最优先的是提高集成密度并将最多的存储器单元集成于狭窄的区域。

为了满足这些需求，电阻存储器件采已经用了三维(three-dimensional,3D)垂直晶体管结构。

然而，即使在3D垂直晶体管中，薄的栅极层仍是可能被需要的。因此，当高电压供应至栅极时，高电场被施加至轻掺杂漏极(lightly doped drain,LDD)区，并且可能造成栅致漏极泄漏(gate induced drain leakage,GIDL)。

发明内容

根据本发明的示例性具体实施例的一方面，一种晶体管可以包括：有源柱体，包括沟道区、形成于沟道区的一端的源极、以及形成于沟道区的另一端的轻掺杂漏极区和漏极；第一栅电极，被形成为围绕轻掺杂漏极区的外围，且具有第一功函数；以及第二栅电极，被形成为连接至第一栅电极并围绕沟道区，且具有高于第一功函数的第二功函数。

根据本发明的示例性具体实施例的另一方面，一种可变电阻存储器件可以包括垂直晶体管和连接至垂直晶体管的漏极的电阻存储结构，垂直晶体管包括：有源柱体，包括沟道区、形成于沟道区的一端的源极、以及形成于沟道区的另一端的轻掺杂漏极区和漏极；第一栅电极，被形成为围绕轻掺杂漏极区的外围，且具有第一功函数；以及第二栅电极，被形成为连接至第一栅电极并围绕沟道区，且具有高于第一功函数的第二功函数。

根据本发明的示例性具体实施例的再另一方面，一种可变电阻存储器件的制造方法可以包括：在半导体衬底中形成源极区；在源极区上形成半导体层；将半导体层图案化以形成有源柱体；形成第一栅极来围绕有源柱体；用绝缘层围绕第一栅极的上部区而暴露第一栅极的下部区；以及通过增大暴露的第一栅极的功函数来形成第二栅电极。

这些和其它本发明的特征、方面、具体实施例将被描述于下面的“具体实施方式”。

附图说明

将配合所附的附图从以下详细描述中更加清楚地理解本发明公开的主题的上述和其它方面、特征和其它优点，其中：

图1示出根据本发明的示例性具体实施例的一种包括垂直晶体管的可变电阻存储器件的示意剖视图；

图2至图5依序示出根据本发明的示例性具体实施例的一种可变存储器件的垂直晶体管的制程的示意剖视图；

图6示出根据本发明的另一示例性具体实施例的一种包括垂直晶体管的可变电阻存储器件的示意剖视图；

图7和图8依序示出图6的垂直晶体管的制程的示意性剖视图；

图9示出根据本发明的另一示例性具体实施例的垂直晶体管的示意图；以及

图10示出根据本发明的另一示例性具体实施例的垂直晶体管的示意剖视图。

具体实施方式

在下文中，本发明的各种示例性具体实施例将参考所附的附图来更详细地描述。

这里参考示例性具体实施例(和中间结构)的示意的剖面图描述示例性具体实施例。故，可以以预期缘于例如制造技术和/或公差的各种形状变化和可以。因此，示例性具体实施例不应解释为局限于这里所示的区域的特定形状，而是可以包括缘于例如制造的形状误差。在附图中，为了清楚起见，层与区的长度和尺寸可以被夸大。在附图中的相同的附图标记标记着相同的部件。