[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

电源电路，其基于外部电源电压生成内部电源电压；

参考电压生成电路，其基于所述外部电源电压生成参考电压；

内部电路，其通过所述内部电源电压操作；以及

上电复位电路，其向所述内部电路输出复位信号，

其中所述上电复位电路包括：

第一比较电路，其生成第一比较信号；

第二比较电路，其生成第二比较信号；以及

输出电路，其接收所述第一比较信号和所述第二比较信号作为输入信号并且生成所述复位信号，

其中所述第一比较电路在所述外部电源电压或者与所述外部电源电压成比例的电压超过所述参考电压时去激活所述第一比较信号，

所述第二比较电路在所述内部电源电压或者与所述内部电源电压成比例的电压超过所述参考电压时去激活所述第二比较信号，

所述输出电路在所述输入信号中的至少一个输入信号被激活时激活所述复位信号。

2.根据权利要求1所述的半导体器件，

其中所述上电复位电路还包括生成第三比较信号的第三比较电路，

其中所述输出电路还接收所述第三比较信号作为输入信号，

其中所述第三比较电路包括：

增强型PMOS晶体管，其连接于接收所述外部电源电压的节点与中间节点之间并且在栅极接收接地电压；

耗尽型NMOS晶体管，其连接于所述中间节点与所述接地电压被给予到的接地节点之间并且在栅极接收所述接地电压；以及

第一逻辑门，其生成根据所述中间节点的所述电压的逻辑电平的所述第三比较信号，并且

其中所述第一逻辑门在所述中间节点的所述电压超过输入阈值电压时去激活所述第三比较信号。

3.根据权利要求2所述的半导体器件，

其中所述第三比较电路还包括与所述NMOS晶体管串联连接于所述NMOS晶体管与所述接地节点之间的电阻元件。

4.根据权利要求2所述的半导体器件，

其中所述参考电压生成电路包括：

带隙参考电路；以及

启动电路，其生成在上电时进入激活状态并且在所述带隙参考电路的操作之后进入去激活状态的启动信号，并且向所述带隙参考电路输出所述启动信号，

其中所述输出电路还接收所述启动信号作为输入信号。

5.根据权利要求4所述的半导体器件，

其中所述输出电路包括：

第二逻辑门，其在所述第三比较信号和所述启动信号中的至少一个信号被激活时激活信号以输出；

第一延迟电路，其延迟在所述第二逻辑门的所述输出信号从激活状态切换成去激活状态时的定时；

第三逻辑门，其在所述第一延迟电路的输出信号、所述第一比较信号和所述第二比较信号中的至少一个信号被激活时激活输出信号；以及

第二延迟电路，其延迟在所述第三逻辑门的所述输出信号从激活状态切换成去激活状态时的定时，

其中所述内部电路接收所述第二延迟电路的输出信号作为所述复位信号。

6.根据权利要求1所述的半导体器件，还包括：

内部电源端子，其通过连接到所述电源电路的输出节点来接收所述内部电源电压，

其中提供所述内部电源端子以便在所述内部电源端子与接地节点之间连接外部电容器。