[发明专利]半导体器件

说明书

相关申请的交叉引用

包括说明书、说明书附图和说明书摘要的、于2012年9月26日提交的第2012-212562号日本专利申请的公开内容通过完全引用而并入于此。

技术领域

本发明涉及一种具有上电复位电路的半导体器件。

背景技术

上电复位电路在上电时或者在电源电压减少时输出进入激活状态（活跃）的复位信号以便防止系统的故障。在复位信号进入去激活（inactivated）状态时（即在释放复位时）执行系统的初始化操作。

作为上电复位电路，有比较电源电压与参考电压的已知比较器。例如公开号为1994-150029的日本专利申请（专利文献1）公开一种具有比较器的复位控制器件，该比较器用于比较向微计算机供应的外部电源电压与电平互不相同的多个参考电平。

作为其它类型的上电复位电路，有增强型PMOS（正沟道金属氧化物半导体）晶体管、耗尽型NMOS（负沟道MOS）晶体管和输出复位信号的反相器（例如参阅公开号为2012-34101的日本专利申请（专利文献2））。PMOS晶体管和NMOS晶体管串联连接于电源节点与接地节点之间。向反相器输入PMOS晶体管和NMOS晶体管的连接节点的电压。

发明内容

一般而言，在半导体器件（诸如微计算机单元）中，提供通过降低外部电源电压（初级电压）来生成内部电源电压（次级电压）的适当电压电平的片上调节器。另外，经常附着外部电容以便稳定次级电压。在这一情况下，由于即使初级电压减少，外部电容仍然维持次级电压，所以初级电压的值和次级电压的值互不相同。因此有其中不能在常规上电复位电路中可靠地检测电源电压减少的情况。

其它问题和新特征将从本说明书的描述和附图中变得清楚。

根据一个实施例的半导体器件具有的上电复位电路包括：第一比较电路，其比较初级电压与参考电压；以及第二比较电路，其比较次级电压与参考值。上电复位电路基于第一比较电路和第二比较电路的比较结果发出复位信号。

根据以上描述的一个实施例，可以提供具有如下上电复位电路的半导体器件，该上电复位电路可以可靠地检测电源电压减少。

附图说明

图1是用于说明总体MCU的使用状态的图；

图2是用于说明在图1的MCU中并入的上电复位电路的图；

图3是示出图2的上电复位电路的每个部分的电压波形的时序图；

图4是示出根据第二实施例的半导体器件（MCU）的配置的框图；

图5是示出图4的用于低电压检测的提取比较电路的电路图；

图6是示出图5的比较电路的每个部分的电压波形的时序图；

图7是示出图4的上电复位电路的每个部分的电压波形的时序图；

图8是用于说明图4的上电复位电路的效果的图；

图9是示出图5的比较电路的修改的图；

图10是示出根据第三实施例的半导体器件中的上电复位电路的配置的框图；并且

图11是示出图10的上电复位电路的每个部分的电压波形的时序图。

具体实施方式

下文将参照附图具体说明每个实施例。下文将说明MCU（微计算机单元）作为并入上电复位电路的半导体器件的一个示例。将注意在以下说明中，相同符号附于相同或者对应部分，并且可以不重复其说明。

<第一实施例>

[半导体器件的总体配置]

图1是用于说明总体MCU的使用状态的图。参照图1，MCU1包括：接收外部电源电压（初级电压）VCC的外部电源端子T1；以及接收接地电压GND的接地端子T0。接地端子T0连接到电源（电池等）2的负电极。外部电源端子T1通过调节器3连接到电源2的正电极。提供调节器3用于稳定初级电压VCC。

在MCU1中还提供从在MCU1以内提供的内部电源电路接收内部电源电压（次级电压）VDD的内部电源端子T2。内部电源电路基于初级电压VCC生成如下内部电源电压（次级电压）VDD，该内部电源电压（次级电压）VDD用作芯片中的逻辑电路的操作电压。外界的外部电容4连接于内部电源端子T2与接地端子T0之间以便稳定次级电压VDD。

[上电复位电路的配置]

图2是用于说明在图1的MCU中并入的上电复位电路的图。参照图2，MCU1包括：片上调节器（内部电源电路）5；上电复位电路PORa；以及参考电压生成电路20。