[发明专利]半导体存储电路有效
| 申请号： | 201310447687.9 | 申请日： | 2013-09-27 |
| 公开（公告）号： | CN103700402A | 公开（公告）日： | 2014-04-02 |
| 发明（设计）人： | 津村和宏 | 申请（专利权）人： | 精工电子有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/02 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 何欣亭;王忠忠 |
| 地址： | 日本千叶*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储 电路 | ||
1. 一种半导体存储电路，将第一倒相器的输出连接至可电写入的第一非易失性存储器的源极，将所述第一非易失性存储器的漏极连接至第二倒相器的输入，将所述第二倒相器的输出连接至第二非易失性存储器的源极，将所述第二非易失性存储器的漏极连接至所述第一倒相器的输入，将所述第二非易失性存储器的所述漏极作为输出。
2. 根据权利要求1所述的半导体存储电路，其特征在于，将所述第一和第二非易失性存储器的控制栅极的电位固定于VDD电平或VSS电平。
3. 根据权利要求1所述的半导体存储电路，其特征在于，将所述第一和第二非易失性存储器的控制栅极连接至各个非易失性存储器的源极。
4. 根据权利要求1至3中任一项所述的半导体存储电路，其特征在于，进一步具有：
控制构成所述第一和第二倒相器的各个晶体管的动作的电路；以及
晶体管，其配置在所述第一和第二非易失性存储器的输出、连接下级的所述倒相器的布线以及VSS或VDD之间；
能够将所述第一和第二非易失性存储器的漏极经由所述晶体管连接至VSS或VDD。
5. 根据权利要求1至3中任一项所述的半导体存储电路，其特征在于，进一步在所述第一和第二倒相器的至少一方的输入与VSS或VDD之间添加电容。
6. 根据权利要求1至3中任一项所述的半导体存储电路，其特征在于，进一步在所述第一和第二倒相器的至少一方的输入与VSS或VDD之间设置反向的PN结。
7. 根据权利要求1至3中任一项所述的半导体存储电路，其特征在于，在所述第一和第二非易失性存储器的所述源极侧的布线与所述漏极侧的布线的至少一方串联地配置电阻。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子有限公司，未经精工电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310447687.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：落地式轮式带式输送机
- 下一篇：一种易拉盖基本盖的下模模芯缓冲机构
