[发明专利]半导体存储电路有效
申请号: | 201310447687.9 | 申请日: | 2013-09-27 |
公开(公告)号: | CN103700402A | 公开(公告)日: | 2014-04-02 |
发明(设计)人: | 津村和宏 | 申请(专利权)人: | 精工电子有限公司 |
主分类号: | G11C16/06 | 分类号: | G11C16/06;G11C16/02 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 何欣亭;王忠忠 |
地址: | 日本千叶*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 电路 | ||
技术领域
本发明涉及具有非易失性存储器的半导体存储电路。
背景技术
半导体电路装置为了电压的调整而常常带有电阻分压电路。作为使用该电路的一例,能够列举通常称为电压检测器的电压检测电路装置。这是以下电路装置:由基准电压、放大器、电阻分压电路、输出晶体管构成,根据电压是高于还是低于设定的检测电压值,输出Hi/Lo(高/低)。如果用半导体晶片加工制造该电路,则由于制造工序的偏差,基准电压会有偏差。于是,通过事先使得能够任意调整电阻分压电路的分压比,从而能够将检测电压值设定为一定值。另外,由于通过控制电阻分压电路的分压比而能够控制检测电压值,因而具有容易获得任意的检测电压值的优点。
作为调整电阻分压电路的分压比的手段而常用的是调整用熔线。对构成电阻分压电路的许多电阻器每个并联地配置熔线,通过用激光切断该熔线而进行调整。与未切断的熔线并联的电阻器因熔线而短路,因而不作为电阻器起作用,与被切断的熔线并联的电阻器由于熔线被切断(即,为断开状态)而作为电阻器起作用。
此外,使用可电写入的EPROM的情况也较多。与电阻器并联地配置晶体管,根据EPROM的存储信息,通过使并联配置的晶体管接通/关断(ON/OFF)而进行调整。EPROM的优点在于即使在装在封装或板之后也能够电写入这点。在熔线的情况下,由于激光照射是必要的,因而有必要在装入封装之前进行。
接着,关于EPROM,EPROM也有许多方式,常用的有以下MOS晶体管构造:具有浮栅,根据蓄积于浮栅的电荷,阈值电压VT变化,利用此存储数据1/0。以下,EPROM是指该构造。
使用EPROM的情况的要求事项,有代表性的可以举出消耗电流小、不产生数据错乱、电路小。
数据向EPROM的写入较多地利用在漏极/源极间赋予高电压、流经源极/漏极间的电荷变为热载流子的所谓的热载流子注入。该写入方式的特征为:在源极/漏极间赋予高电压。
在该方式的情况下,如果在数据的读出或保持中对漏极施加某一程度的电压,则在读出或保持中有时候也产生写入。因此,提出了专利文献1那样的方案。其特征在于,对EPROM施加电压,流过瞬态电流而读出数据,将该数据存储于锁存电路。锁存电路在电源接通期间持续存储数据,因而仅在接通电源的瞬间对EPROM施加电压,这以后,能够不施加电压。因此,EPROM的存储数据错乱的情况减少,可靠性提高。
接着,介绍专利文献2。这是将EPROM两个串联排列,使一方接通,另一方关断。由于某一方关断,因而电流不流经电源间。另外,由于与专利文献1相比为简单的电路构成,因而具有面积小的优点。
专利文献1:日本特开平7-122090号公报;
专利文献2:日本特开2003-257186号公报。
发明内容
发明要解决的问题
在作为现有示例而在图17中示出的专利文献1的方法中,在锁存电路存在读出数据时的问题。如专利文献2中所述,特别是在电源电压刚接通后的读出存在问题。另外,在应用于背景技术中叙述的电压检测器中的情况下,电源电压的端子和检测电压的端子共用的情况较多,电源电压自身不稳定,因而特别容易产生该问题。
在专利文献2的情况下,虽然能够避免锁存电路的问题,但是由于EPROM的某一方的漏极电压变高,因而存在少许写入逐渐产生而EPROM的数据错乱的问题。
在电压检测器的情况下,当然,期望检测电压的允许范围较宽。例如在检测电压5V下输出进行1/0切换的电压检测器的情况下,与施加至检测端子的被允许电压为4V~6V相比,1V~10V的制品竞争力更高。如前所述,由于检测电源电压和电压的端子共用的情况较多,因而要求电源电压的允许范围较宽。因此,要求即使电源电压较高数据也不错乱。专利文献2的方式显出以下问题:电源电压越高,电荷越容易注入关断的EPROM的浮栅,因而EPROM的数据错乱。
使用EPROM的调整电路即使是现在也在一部分领域中使用,但是由于存在如上所述的问题,因而存在不使用的领域。
用于解决问题的技术方案
为了解决上述问题,在本发明的电阻分压电路中采用以下构成。
即,采取一种半导体存储电路,其将第一倒相器的输出连接至可电写入的第一非易失性存储器的源极,将第一非易失性存储器的漏极连接至第二倒相器的输入,将第二倒相器的输出连接至第二非易失性存储器的源极,将第二非易失性存储器的漏极连接至第一倒相器的输入,将第二非易失性存储器的漏极作为输出。
发明的效果
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工电子有限公司,未经精工电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310447687.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:落地式轮式带式输送机
- 下一篇:一种易拉盖基本盖的下模模芯缓冲机构