[发明专利]制造方法和半导体器件

说明书

技术领域

本发明涉及半导体器件和器件制造，更具体地，涉及用于铁电随机存取存储器的存储器单元的电容器的器件结构、制造方法和设计结构。

背景技术

存储器件被用于数据存储。通常，存储器件包括能够处于用于数字数据存储的多个状态的多个存储器单元。一种类型的非易失性存储器件是铁电随机存取存储器（FRAM），也称为铁电随机存取存储器（FeRAM）。即使没有被持续地提供电力，FRAM器件也能保存所存储的数据，因而适合于长期数据存储。与其他类型的存储器件相比，FRAM器件提供高速的存取、降低的功耗并且耐冲击损伤。因此，FRAM器件可以用作各种电子装置和设备的主存储器件。

FRAM器件将包括铁电材料的层的电容器与传输晶体管（pass transistor）集成在每个存储器单元中。取决于铁电材料的极化状态，每个存储器单元的电容器以二进制数字的形式存储逻辑数据，其中每个二进制数字具有“1”或“0”的值。当电压施加到电容器时，电容器的铁电材料根据电场的方向被极化。施加的电压必须超过能够引起特定铁电材料中的极化态变化的阈值电压。为了读取存储在存储器单元中的数据，电压被施加在电容器的两个电极之间以引起跨过铁电材料的电势差从而引起位线上的电荷转移。存储在存储器单元中的逻辑数据的状态被检测为位线电流的变化。

需要器件结构、制造方法和设计结构，以用于FRAM器件的存储器单元的电容器。

发明内容

根据本发明的一个实施例，一种器件结构包括:第一电极，由第一导体形成；铁电层，位于第一电极上；第二电极，位于铁电层上；以及盖层，位于第二电极的上表面上。第二电极由第二导体形成；盖层所具有的成分不含钛。

根据本发明的另一个实施例，一种制造方法包括：形成由导体形成的第一层；在第一层上形成第二层，第二层由具有第一蚀刻速率的材料形成；图案化第二层使得第二层的部分保留在第一层上；然后改变第二层的该部分的材料使得该材料在暴露于基于氯的反应离子蚀刻化学反应时具有小于第一蚀刻速率的第二蚀刻速率。所述方法还包括，在使第二层的该部分的材料改变之后，利用基于氯的反应离子蚀刻化学反应并利用第二层的该部分中的改变的材料作为硬掩模来蚀刻第一层。

根据本发明的另一实施例，一种设计结构被提供，该设计结构可被用于集成电路的设计、制造或模拟的机构读取。该设计结构包括：第一电极，由第一导体形成；铁电层，位于第一电极上；第二电极，位于铁电层上；以及盖层，位于第二电极的上表面上。第二电极由第二导体形成；盖层所具有的成分不含钛。设计结构可以包括网表。设计结构可以以用于集成电路的布图数据交换的数据格式而存在于存储介质上。设计结构可以存在于可编程门阵列中。

附图说明

附图被并入并构成本说明书的一部分，示出本发明的各个实施例，并与以上给出的本发明的一般说明和下面给出的实施例的详细说明一起用来说明本发明的实施例。

图1是在根据本发明实施例的形成铁电随机存取存储器的加工方法的初始制造阶段时基板的一部分的截面图。

图2-图6是该加工方法在图1之后的后续制造阶段的截面图。

图7是用于半导体设计、制造和/或测试的设计过程的流程图。

具体实施方式

参照图1并根据本发明的实施例，多层的后端制程（BEOL，back-end-of-line）的互连结构（通常由附图标记10表示）的局部互连层24形成在基板12上。基板12可以包括本领域普通技术人员将会想到的适合于形成集成电路的半导体材料。例如，基板12可以由包含单晶硅的材料形成，包含单晶硅的材料例如为体单晶硅晶片、生长在体基板上的外延硅层或SOI晶片的绝缘体上硅（SOI）层。基板12可以用杂质略微地掺杂以改变组成半导体材料的电特性。例如，基板12的半导体材料可以被略微掺杂一定浓度的p型杂质种类（例如，硼或铟）。

集成电路，其包括有源器件当中的代表性有源器件14，通过前端制程（FEOL，front-end-of-line）工艺制造在基板12中或基板12上。有源器件14被示出为场效应晶体管，该场效应晶体管具有位于基板12的上表面12a上的栅极堆叠16、在基板12的半导体材料中的漏极区18和源极区20。用于场效应晶体管的器件设计和FEOL工艺的细节是本领域普通技术人员所熟知的。有源器件14可以包括用于铁电随机存取存储器（FRAM）器件的存储器单元的传输晶体管。