[发明专利]三维单浮栅非易失性存储器装置

说明书

技术领域

本发明是有关于一种三维(3-Dimension，3-D)半导体非易失性存储器(non-volatile memory，NVM)单元装置(cell device)。本发明的半导体非易失性存储器单元装置可以应用于20纳米以下工艺技术世代(process technology node)的制造标准互补式金属氧化物半导体场效应晶体管(complementary metal-oxide-semiconductor field effect transistor，CMOSFET)的先进鳍式场效应晶体管(fin-shape field effect transistor，finFET)工艺技术来进行制作。特别地，本发明的三维单浮栅非易失性存储器(single floating gate NVM，SFGNVM)装置是由一个用以储存电荷(charge)的金属浮栅以及两个分别当作MOSFET主体(body)和控制栅(control gate)的半导体鳍片(fin)所构成。

背景技术

互补式金氧半导体(CMOS)工艺已成为特定应用集成电路(Application Specific Integrated Circuit，ASIC)最普遍的工艺。一特定应用集成电路是于单一集成电路或芯片(chip)上，包含装置(device)或系统(system)的特定功能。在数字时代，几乎所有的电子装置或设备皆由集成电路芯片控制及操作。针对各种不同的应用，若硬件具有将不同功能实现于同一电路的能力，在经济效益上是可取的。因此，因应不同的应用，集成电路或芯片必须具备修改该特定功能或组态(configuration)的弹性。例如，初始编程(initial programming)及组态一微处理器(microprocessor)时，需要有一可编程非易失性存储器来储存编程指令(programmed instruction)。即使在供给电子系统的电力被切断(off)时，该非易失性存储器仍会保留所储存的数字信息。当电子系统被导通(on)时，即可恢复(recall)所储存的数字信息或指令。此外，在开发过程中，可容许随时更改编程指令而无须改变硬件。在电子系统中，非易失性存储器的储存编程指令及数据的任务是由电子可擦洗可编程只读存储器(electrical erasable programmable read-only memory，EEPROM)装置所完成。EEPROM是一半导体非易失性存储器，经由施加电压偏压于其存储器装置的电极，可擦洗(erase)和编程该EEPROM。

在传统EEPROM工艺中，EEPROM存储器单元的控制栅被制造而形成于一隔离导电层的上方，例如用以储存电荷的浮栅或是如氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，ONO)的介电层堆叠(stack of dielectric layers)的上方，而该控制栅及该隔离导电层都位在硅通道表面(silicon channel surface)的上方。然而，广泛应用在大多数ASIC制造的传统CMOS工艺，只有单一导电栅层(conducting gate layer)作为逻辑MOSFET装置的切换栅(switching gate)。该EEPROM工艺需要多一些工艺步骤来制作额外的电荷存储层，例如：薄膜沉积(film deposition)、刻蚀(etch)及使图案成型(pattern)的光刻蚀(photolithography)。相较于传统CMOS工艺，这些额外的工艺步骤导致制造成本增加、工艺复杂度增加、影响良率及较长的工艺工时。因此，对于嵌入式EEPROM ASIC而言，如何利用与CMOS基线(baseline)工艺相容方式来制造出无额外存储层的EEPROM，是业界面临的难题。

同时，在缩小化(scale down)MOSFET装置以增加IC较高的装置密度及性能的进程上，如图1A所示的传统MOSFET装置的平面构造(planar structure)在20纳米以下的工艺技术世代已达到一个极限。平面构造MOSFET的恶化的短通道界限(short channel margin)变成缩小化MOSFET装置的主要障碍。为了解决此障碍，图1B所示的三维鳍式场效应晶体管装置已成20纳米以下的工艺技术世代的主流MOSFET装置。