[发明专利]阵列基板及其制备方法、液晶显示装置有效
申请号: | 201310452105.6 | 申请日: | 2013-09-27 |
公开(公告)号: | CN103545252A | 公开(公告)日: | 2014-01-29 |
发明(设计)人: | 刘圣烈;崔承镇;金熙哲;宋泳锡 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12;H01L29/786;G02F1/1362;G02F1/1368 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 柴亮;张天舒 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 及其 制备 方法 液晶 显示装置 | ||
技术领域
本发明属于液晶显示技术领域,具体涉及一种阵列基板及其制备方法、液晶显示装置。
背景技术
高级超维场转换模式(ADS模式)的液晶显示装置具有视角宽、透过率高、清晰度高等诸多优点,故成为液晶显示装置的一种重要模式。
如图1所示,在ADS模式的阵列基板中,板状的第一透明电极11、薄膜晶体管的栅极21/栅线22均设在基底9上,栅绝缘层31覆盖第一透明电极11、栅极21、栅线22,栅极21上方设有半导体层41(半导体层41加上欧姆接触层、过渡层等即构成薄膜晶体管的有源区),钝化层5、平坦化层6依次覆盖半导体层41和栅绝缘层31,平坦化层6上设有数据线Data和第二透明电极12,数据线Data、第二透明电极12分别与薄膜晶体管的源极71、漏极72电连接,且第二透明电极12为狭缝电极,位于第一透明电极11上方。当然,应当理解,虽然以上是以第二透明电极12为像素电极,第一透明电极11为公共电极的情况为例;但若第一透明电极11为像素电极(即其与漏极72电连接),第二透明电极12为公共电极,也是可行的。
如图1所示,在现有的ADS模式的阵列基板中,栅极21/栅线22、半导体层41、第一透明电极11需要分别在不同的构图工艺中制造,即为制造这些结构至少需要进行3次光刻,因此其制备工艺复杂。
同时,栅绝缘层31覆盖了整个基底9,即栅绝缘层31在第一透明电极11和第二透明电极12间也有分布,而该位置的栅绝缘层31一方面增大了两电极间的距离,降低了电场强度和电容,影响了驱动效果;另一方面,该栅绝缘层31也会影响透光,从而降低阵列基板的透过率。
发明内容
本发明所要解决的技术问题包括,针对现有的ADS模式阵列基板制造工艺复杂、驱动效果不好、透过率低的问题,提供一种制造工艺简单、驱动效果好、透过率高的阵列基板及其制备方法、液晶显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板制备方法,其包括:
步骤1:在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、第一透明电极的图形;其中,所述栅绝缘层不超出栅极和栅线上方;
步骤2:在完成前述步骤的基底上形成钝化层,并在钝化层中形成与半导体层相连的源极过孔和漏极过孔;
步骤3:在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形,并通过构图工艺形成包括第二透明电极的图形;其中,所述源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接。
其中,“构图工艺”包括形成膜层、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等步骤,其可通过上述步骤除去膜层中不需要的部分,从而使膜层的剩余部分形成所需图形。
其中,“阶梯曝光”是指对光刻胶层的不同位置进行不同程度的曝光,从而使显影后的光刻胶层在不同位置的厚度不同,以便完成后续的构图工艺。
本发明的阵列基板制备方法中,栅线/栅极、栅绝缘层、半导体层、第一透明电极在同一次构图工艺中同时形成,即其只需要一次曝光(1Mask)工艺,因此其制备工艺简单;同时,由于其阵列基板的栅绝缘层不超出栅极和栅线上方,故其第一透明电极、第二透明电极间没有栅绝缘层,因此其两电极间的距离短,电场强度高,电容大,驱动效果好;且栅绝缘层也不会对光的透过产生影响,故透过率高。
优选的是,所述步骤1具体包括:
步骤11、在基底上依次形成透明导电材料层、绝缘材料层、半导体材料层、光刻胶层;
步骤12、对光刻胶层阶梯曝光并显影,使栅极位置保留第一厚度的光刻胶层,栅线位置保留第二厚度的光刻胶层,第一透明电极位置保留第三厚度的光刻胶层,其余位置无光刻胶层,其中第一厚度大于第二厚度,第二厚度大于第三厚度;
步骤13、除去无光刻胶区域的半导体材料层、绝缘材料层、透明导电材料层;
步骤14、除去第三厚度的光刻胶层,使第一透明电极位置的半导体材料层暴露;
步骤15、除去第一透明电极位置的半导体材料层、绝缘材料层,形成第一透明电极的图形;
步骤16、除去厚度等于栅线位置剩余光刻胶层厚度的光刻胶层,使栅线位置的半导体层暴露;
步骤17、除去栅线位置的半导体材料层,形成栅线的图形;
步骤18、除去剩余的光刻胶层,形成栅极、栅绝缘层、半导体层的图形。
进一步优选的是,所述步骤17具体包括:除去栅线位置的半导体材料层,并除去栅线位置的绝缘材料层,形成栅线的图形。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310452105.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造