[发明专利]高台阶落差的半导体产品及其制作方法

说明书

技术领域

本发明涉及半导体芯片制造工艺技术领域,特别是指一种高台阶落差的半导体产品及其制作方法。

背景技术

对于带有场环的沟槽器件，如trench IGBT（沟槽绝缘栅双极型晶体管）、高压trench DMOS（沟槽双扩散金属氧化物半导体场效应晶体管），有个共同的特点，就是元胞周围要形成场环，如图1所示，场环区的氧化层比较厚，台阶落差比较高，而芯片元胞内部很平坦。芯片元胞内部需要形成沟槽图形，沟槽的线条要求尽量窄，这样的话，可以使得芯片的集成度比较高，降低单个芯片的制造成本。对于细的沟槽线条，在刻蚀时对光刻胶的要求是：光刻胶越薄越好，因为分辨率高的光刻胶，厚度都比较薄。但是如图2所示，场环区图形的台阶落差比较高，薄的光刻胶无法有效的覆盖住场环区的氧化层图形台阶，在后续进行相关干法刻蚀的时候，场环区就会因为光刻胶的厚度不足，无法抗得住刻蚀，导致场环区氧化层损伤。如图3所示，如果采用较厚的光刻胶，虽然场环区氧化层上能够有足够的光刻胶保护，但是又会导致无法形成元胞内部平坦区的细线条沟槽。

发明内容

本发明要解决的技术问题是提供一种高台阶落差的半导体产品及其制作方法，既能够保护芯片场环区的氧化层，又能够在芯片的平坦区形成细的光刻线条。

为解决上述技术问题，本发明的实施例提供技术方案如下：

一种高台阶落差的半导体产品的制作方法，所述制作方法包括：

形成存在高台阶落差的第一区域和平坦的第二区域；

在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶，其中，第二厚度小于第一厚度；

在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形。

进一步地，所述在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶包括：

在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶。

进一步地，所述在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶包括：

在所述场环区和所述平坦区的氧化层上均涂覆第三厚度的光刻胶，其中第一厚度等于第二厚度和第三厚度之和；

通过曝光显影去除所述平坦区的氧化层上覆盖的第三厚度的光刻胶；

在所述场环区和所述平坦区的氧化层上均涂覆第二厚度的光刻胶。

进一步地，所述第二厚度的光刻胶的分辨率大于所述第三厚度的光刻胶的分辨率。

进一步地，所述在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形包括：

对所述平坦区的氧化层上覆盖的第二厚度的光刻胶进行曝光显影，得到第二厚度的光刻胶的图形；

利用所述光刻胶的图形对所述平坦区的氧化层进行刻蚀，并在刻蚀后去除所述平坦区的氧化层上覆盖的光刻胶，形成所述平坦区的氧化层的图形。

进一步地，所述形成所述平坦区的氧化层的图形之后还包括：

利用所述平坦区形成的氧化层的图形做屏蔽，对所述平坦区的衬底进行刻蚀，形成沟槽图形。

进一步地，所述第一厚度为1-3微米，所述第二厚度为0.1-0.8微米。

本发明实施例还提供了一种高台阶落差的半导体产品，为采用上述的高台 阶落差的半导体产品的制作方法制作而成。

本发明的上述技术方案的有益效果如下：

上述方案中，在存在高台阶落差的第一区域形成比较厚的光刻胶，在平坦的第二区域上形成比较薄的光刻胶，这样在后续对第二区域进行刻蚀时，既可以保证第一区域的高台阶处，有厚的光刻胶覆盖，在刻蚀时不会受到损伤，又可以保证第二区域只被高分辨率的薄光刻胶覆盖，便于形成细线条的图形。

附图说明

图1为高台阶落差的场环区与元胞内部的平坦区的结构示意图；

图2为在场环区和平坦区涂覆较薄的光刻胶的结构示意图；

图3为在场环区和平坦区涂覆较厚的光刻胶的结构示意图；

图4为制作场环区的氧化层之后的结构示意图；

图5为在场环区和平坦区涂覆第一厚度的光刻胶后的结构示意图；

图6为去除平坦区上的光刻胶后的结构示意图；

图7为在平坦区涂覆第二厚度的光刻胶后的结构示意图；

图8为对平坦区第二厚度的光刻胶进行曝光显影后的结构示意图；

图9为进行刻蚀并去除场环区和平坦区的光刻胶后的结构示意图；