[发明专利]一种异步缓存方法、异步缓存器及集成电路

权利要求书

1.一种异步缓存方法，其特征在于，该方法包括：

按照第二异步缓存器中间部分地址块的编码和虚拟地址块的编码对第一异步缓存器的地址块进行编码，所述第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块；

第一异步缓存器在读写数据过程中，按照读或写指针指示的地址块的编码确定自身的状态。

2.根据权利要求1所述的异步缓存方法，其特征在于，所述按照第二异步缓存器中间部分地址块的编码对第一异步缓存器的地址块进行编码为：

第一异步缓存器的深度为M个地址块，第二异步缓存器的深度为2^N个地址块，所述M为小于2^N的任意偶数，所述N为第一异步缓存器和第二异步缓存器的寻址编码指针的宽度，将第二异步缓存器中编号为(2^N-M)／2～～2^N-1-(2^N-M)／2的地址块对应的类格雷编码对应配置给所述第一异步缓存器的M个地址块，并将虚拟的编号为2^N+(2^N-M)／2～～2*2^N-1-(2^N-M)／2的地址块对应的类格雷编码对应配置给所述第一异步缓存器的M个地址块。

3.根据权利要求2所述的异步缓存方法，其特征在于，所述读或写指针的指示范围为第二异步缓存器中编号为(2^N-M)／2～～2^N-1-(2^N-M)／2地址块和虚拟的2^N+(2^N-M)／2～～2*2^N-1-(2^N-M)／2地址块对应的类格雷编码。

4.根据权利要求3所述的异步缓存方法，其特征在于，该方法还包括：

当读或写指针指示到2^N-1-(2^N-M)／2地址块对应的类格雷编码时，读或写指针在下一次读或写后跳转指示虚拟的2^N+(2^N-M)／2地址块对应的类格雷编码。

5.根据权利要求4所述的异步缓存方法，其特征在于，所述按照读或写指针指示的地址块的编码确定自身的状态为：

当读指针指示的地址块的类格雷编码与写指针指示的地址块的类格雷编码相同时，第一异步缓存器为空，当读指针与写指针指示的地址块的类格雷编码的前两位相反、其他位相同时，第一异步缓存器为满。

6.一种第一异步缓存器，其特征在于，该第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块，包括：任意偶数个地址块、状态指示器；其中，

所述任意偶数个地址块的编码为第二异步缓存器中间部分地址块的编码和虚拟地址块的编码；

所述状态指示器，配置为在读写数据过程中，按照读或写指针指示的地址块的编码确定第一异步缓存器的状态。

7.根据权利要求6所述的第一异步缓存器，其特征在于，所述第二异步缓存器中间部分地址块的编码为编号为(2^N-M)／2～～2^N-1-(2^N-M)／2的地址块对应的类格雷编码；

所述虚拟地址块的编码为虚拟的编号为2^N+(2^N-M)／2～～2*2^N-1-(2^N-M)／2的地址块对应的类格雷编码；

其中，所述M为第一异步缓存器的深度，所述N为第一异步缓存器和第二异步缓存器的寻址编码指针的宽度，所述M为小于2^N的任意偶数。

8.根据权利要求7所述的第一异步缓存器，其特征在于，所述读或写指针的指示范围为第二异步缓存器中编号为(2^N-M)／2～～2^N-1-(2^N-M)／2地址块和虚拟的2^N+(2^N-M)／2～～2*2^N-1-(2^N-M)／2地址块对应的类格雷编码。

9.根据权利要求8所述的第一异步缓存器，其特征在于，所述读或写指针指示到2^N-1-(2^N-M)／2地址块对应的类格雷编码时，在下一次读或写后跳转指示虚拟的2^N+(2^N-M)／2地址块对应的类格雷编码。

10.根据权利要求9所述的第一异步缓存器，其特征在于，所述状态指示器，还配置为当读指针指示的地址块的类格雷编码与写指针指示的地址块的类格雷编码相同时，指示第一异步缓存器为空，当读指针与写指针指示的地址块的类格雷编码的前两位相反、其他位相同时，指示第一异步缓存器为满。