[发明专利]一种集成无源器件中去耦合电容结构及其制备方法

权利要求书

1.一种集成无源器件中去耦合电容的制备方法，包括：

提供半导体衬底，作为去耦合电容的下极板，所述半导体衬底中掺杂有离子；

在所述半导体衬底上形成图案化的硬掩膜层，并蚀刻所述半导体衬底，以在所述半导体衬底中形成沟槽，以定义所述去耦合电容区；

在所述沟槽内沉积介质层，作为所述去耦合电容的介质层；

选用导电材料填充所述沟槽，作为所述去耦合电容的上极板；

在所述上极板上形成接触孔，以电连接所述去耦合电容。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在所述接触孔上形成集成无源器件，并通过所述接触孔电连接所述去耦合电容，以实现所述集成无源器件和所述去耦合电容的集成。

3.根据权利要求1所述的方法，其特征在于，所述半导体衬底为P型衬底，并且对所述P型衬底进行带光罩N型注入，以在所述P型衬底的表面形成掺杂层。

4.根据权利要求1所述的方法，其特征在于，在所述沟槽内沉积介质层之前还包括：

在所述沟槽中填充带掺杂的牺牲氧化物层；

执行扩散步骤，以将所述牺牲氧化物层中掺杂的离子扩散至所述沟槽的表面；

去除所述牺牲氧化物层。

5.根据权利要求1所述的方法，其特征在于，选用低压沉积的方法沉积所述介质层，以在所述沟槽内形成超薄的介质层。

6.根据权利要求1或5所述的方法，其特征在于，所述介质层为氮氧化物层。

7.根据权利要求1所述的方法，其特征在于，选用导电材料填充所述沟槽之后还包括：

在所述沟槽一侧的所述半导体衬底进行N型离子掺杂，以形成下极板引出区。

8.根据权利要求7所述的方法，其特征在于，选用As对所述半导体衬底进行所述N型离子掺杂。

9.根据权利要求1所述的方法，其特征在于，选用金属材料填充所述沟槽，以作为所述去耦合电容的上极板。

10.根据权利要求9所述的方法，其特征在于，选用金属材料填充所述沟槽之前，还包括在所述沟槽中形成金属阻挡层的步骤。

11.根据权利要求10所述的方法，其特征在于，

首先选用物理气相沉积的方法形成所述金属阻挡层；

然后选用金属铜电镀的方法填充所述沟槽，或者选用化学气相沉积金属钨的方法填充所述沟槽。

12.根据权利要求1或8所述的方法，其特征在于，所述方法还包括：

执行平坦化步骤至所述硬掩膜层，以去除多余的金属材料。

13.根据权利要求1所述的方法，其特征在于，选用半导体材料填充所述沟槽，并对所述半导体材料进行离子掺杂，以作为所述去耦合电容的上极板。

14.根据权利要求13所述的方法，其特征在于，选用半导体材料填充所述沟槽之后还包括图案化所述半导体材料的步骤，以在所述沟槽的上方形成所述上极板。

15.根据权利要求1所述的方法，其特征在于，在所述上极板上形成接触孔的方法为：

沉积层间介电层，以覆盖所述半导体衬底和所述上极板；

图案化所述层间介电层，形成开口；

选用导电材料填充所述开口，以形成接触孔电连接所述上极板。

16.一种集成无源器件中去耦合电容结构，包括：

去耦合电容，所述去耦合电容嵌于半导体衬底中，形成深埋孔电容，包括：半导体衬底，作为所述去耦合电容的下极板；嵌于所述半导体衬底中的所述深埋孔中的导电材料，作为所述去耦合电容的上极板；介质层，位于所述上极板和下极板之间。

17.根据权利要求16所述的结构，其特征在于，所述电容结构还包括：

集成无源器件，位于所述去耦合电容的上方；

金属互连结构，位于所述去耦合电容和所述集成无源器件之间，以形成电连接，实现所述去耦合电容和所述集成无源器件的集成。

18.根据权利要求16所述的结构，其特征在于，所述上极板呈柱状结构，镶嵌于所述半导体衬底中。

19.根据权利要求16所述的结构，其特征在于，所述上极板为金属材料或者掺杂的多晶硅材料。