[发明专利]用于集成电路及类似物的侧堆叠互连

说明书

技术领域

本公开涉及一种集成电路及类似物的堆叠。

背景技术

近些年来，对于增加电路板上计算资源的持续需求已导致集成电路的一个在另一个顶部上的堆叠。在这些情形下，通常使用垂直穿过单个集成电路的平面的硅通孔（TSV）来形成集成电路之间的连接。这些TSV的使用并非没有困难，因为集成电路上极大的区域必需专用于由TSV所占据的区域以及围绕每个TSV的避免集成电路的半导体中应力效应所需的额外区域（通常称作排除区域）。

发明内容

本发明涉及一种用于互连诸如集成电路之类的堆叠电路的改进方法和结构。

在示意性实施例中，多个集成电路在区块中一个堆叠在另一个顶部上。每个集成电路上的多个引线可在区块的第一侧上访问。绝缘层形成在区块的第一侧上；导电过孔形成在绝缘层中并且耦合至引线；导电层形成在绝缘层上并且耦合至导电过孔；以及导通通路形成在导电层中。绝缘层、导电过孔和导电层的额外层可以形成在第一绝缘层和第一导电层的顶部上以便形成至来自集成电路的引线的更复杂的互连通路。

附图说明

本领域人员将由以下详细说明明确本发明的这些目标和优点，其中：

图1A和图1B是在实践本发明中使用的集成电路的示意性实施例的顶视图和截面图；

图2是描述了本发明的示意性方法的流程图；

图3A至图3G描述了在图2的方法的各个阶段处形成的集成电路堆叠的示意性示例；以及

图4A至图4B描述了备选的堆叠配置。

应当知晓的是附图并未按照比例绘制。

具体实施方式

图1A和图1B示出了在本发明方法中使用的集成电路100的示意性实施例。应当理解，用于形成集成电路的初始材料是如下半导体衬底，即，在当今的现有技术工艺中通常是直径大至12英寸（300毫米（mm））的硅晶片。使用本领域已知的技术在半导体衬底的一个表面中形成大量相同的集成电路。关于这些技术的进一步细节描述在以下文献中：S.A.Campbell，The Science and Engineering ofMicroelectronic Fabrication(2^nd ed)）（Oxford2001）；J.D.Plummer等人，Silicon VLSI Technology Fundamentals,Practice and Modeling(Prentice Hall2000)(Prentice Hall2000)；M.T.Bohr等人，The High-kSolution，IEEE Spectrum（2007年十月）；E.P.Gusev等人，Advanced High-k Dielectric Stacks with PolySi and Metal Gates:Recent Progress and Current Challenges，IBM J.Res&Dev..，第50卷，第4/5期（2006年七月/九月），在此引用所有这些文献全文以作参考。

通常，每个集成电路为矩形，并且在每个侧上测量尺寸小于一英寸（25mm）。结果，数百个相同的集成电路通常形成在单个半导体晶片上。集成电路通常在晶片上沿行和列对准。在形成了集成电路之后，沿着行和列划片，并且沿着划片线裂开晶片以便分隔或单独的化出单个集成电路。

在典型的集成电路中，在集成电路两个主要表面的至少一个表面上形成键合焊盘；并且集成电路通过形成至键合焊盘的连接而连接至诸如其他集成电路或印刷电路板之类的其他电路。键合焊盘继而通过形成在位于键合焊盘之间绝缘层中的导电通路以及形成在半导体衬底中的电路元件而连接至集成电路中各种电路元件。在本发明中，如下所述，通过如下的导电通路来制造去往在半导体衬底中形成的电路元件的连接，该导电通路被带出至集成电路的四个侧之一。