[发明专利]半导体器件

说明书

通过使用化合物半导体层（沟道层CNL）形成晶体管SEL。沟道层CNL形成于缓冲层BUF之上。在其中布置晶体管SEL的漏极电极DRE、栅极电极GE和源极电极SOE的第一方向上，掩埋电极BE的至少一部分关于栅极电极GE被定位于与源极电极相对的侧上。掩埋电极BE连接到晶体管SEL的源极电极SOE。掩埋电极BE的顶端侵入到缓冲层BUF中。

相关申请的交叉引用

包括说明书、说明书附图和说明书摘要的、于2012年10月5日提交的第2012-222724号日本专利申请的公开内容通过引用整体并入于此。

技术领域

本发明涉及半导体器件，并且涉及可应用于具有在化合物半导体层中形成的晶体管的半导体器件的技术。

背景技术

由于化合物半导体(诸如GaN)具有比硅的带隙更大的带隙并且具有更大的临界电场，因此化合物半导体可以容易地形成具有低损耗的高电压晶体管。然而，难以获得p型化合物半导体。因此，难以形成p/n结二极管作为用于晶体管的保护器件。

作为对策，第2007-59589号日本待审查专利申请描述了使用肖特基势垒二极管作为用于晶体管的保护器件。在第2007-59589号日本待审查专利申请中，肖特基电极形成于肖特基势垒二极管的肖特基结中的GaN层的表面之上。

第2001-210657号日本待审查专利申请描述了在一个相同衬底之上布置耗尽型晶体管和增强型晶体管。在第2001-210657号日本待审查专利申请中，衬底具有包括以如下顺序堆叠的p型GaN层、n型GaN层和AlGaN层的结构。随后，在n型GaN层和AlGaN层中，向定位于增强型晶体管的栅极电极之下的区域中引入受主(P型杂质)。

发明内容

根据由本发明人进行的调查，已经发现电场在第2007-59589号日本待审查专利申请中描述的结构中趋向于集中到在肖特基电极的与栅极电极相对的下表面的边缘处的区域。在这一情况下，在向肖特基势垒二极管施加电压并且肖特基势垒二极管开始作为保护器件操作时，电流趋向于集中到半导体层的形成与栅极电极相对的肖特基结的区域。在这一情况下，温度在电流集中到的部分处增加，从而导致肖特基势垒二极管遭受损坏的可能。鉴于本说明书的描述和所附附图，其它目的和新颖特征将变得明显。

根据本发明的一个实施例，通过使用化合物半导体层形成晶体管。化合物半导体层形成于缓冲层之上。在其中布置晶体管的漏极、栅极电极和源极的第一方向上，掩埋电极的至少一部分定位于关于栅极电极与源极相对的侧上。掩埋电极借由连接构件连接至晶体管的源极。随后，掩埋电极的顶端侵入(intrude)到缓冲层中。

根据上述实施例，肖特基势垒二极管在作为保护器件操作期间可以免于经历损坏。

附图说明

图1是图示根据第一实施例的半导体器件的配置的平面图；

图2是沿着图1中的线A-A’的截面图；

图3是其中从图1去除漏极电极、漏极焊盘、源极电极和源极焊盘的图；

图4是图示制造图1至图3中所示的半导体器件的方法的截面图；

图5是图示制造图1至图3中所示的半导体器件的方法的截面图；

图6是图示沿着A-A’截面的图2的第一修改实施例的图；

图7是图示沿着A-A’截面的图2的第二修改实施例的图；

图8是图示沿着A-A’截面的图2的第三修改实施例的图；

图9是图示沿着A-A’截面的图2的第四修改实施例的图；

图10是图示沿着A-A’截面的图2的第五修改实施例的图；