[发明专利]一种基于CMOS工艺的斩波带隙基准电路及参考电压芯片

权利要求书

1.一种基于CMOS工艺的斩波带隙基准电路，其输入端与时钟单元连接，所述电路包括：

调制单元，所述调制单元具有多个斩波调制开关，用于根据所述时钟单元输出的调制/解调时钟信号控制所述斩波调制开关通断，以改变所述调制单元的结构，从而生成兼具正、负温度系数的基准电压，所述基准电压根据所述调制/解调时钟信号的电平高低，存在相对的正、负电压偏差，所述调制单元的时钟输入端为所述电路的输入端；

斩波运放单元，用于对所述基准电压进行斩波，并反馈给所述调制单元将所述基准电压调制到高频，同时生成运放失调电压和噪声信号，所述运放失调电压和所述噪声信号不被调制，所述斩波运放单元的第一输入端和第二输入端分别与所述调制单元的第一运放输出端和第二运放输出端连接，所述斩波运放单元的输出端与所述调制单元的反馈端连接；

解调单元，用于根据所述时钟单元输出的调制/解调时钟信号将高频基准电压解调到基频，并将所述运放失调电压和所述噪声信号调制到高频，所述解调单元的第一信号输入端和第二信号输入端分别与所述斩波运放单元的第一信号输出端和第二信号输出端连接，所述解调单元的时钟输入端同时为所述电路的输入端；

滤波单元，用于滤除高频运放失调电压和高频噪声信号，并对分别具有正、负电压偏差的基准电压求和取平均，以输出基准信号，所述滤波单元的输入端与所述解调单元的输出端连接，所述滤波单元的输出端为所述电路的输出端。

2.如权利要求1所述的电路，其特征在于，所述调制单元包括：

第一电流镜、第二电流镜、第三电流镜、第四电流镜、第五电流镜、第六电流镜、第七电流镜、第八电流镜、第九开关管、第十开关管、第一开关、第一反向开关、第二开关、第二反向开关、第三开关、第三反向开关、电阻R1、电阻R2、电阻R3、电阻R4及电阻R5；

所述第一电流镜至所述第八电流镜的电流输入端同时与电源电压连接，所述第一电流镜至所述第八电流镜的控制端同时为所述调制单元的反馈端，所述第一电流镜的电流输出端为所述调制单元的第一信号输出端与电阻所述R4的一端连接，所述电阻R4的另一端为所述调制单元的第一运放输出端与所述第九开关管的电流输入端连接，所述第九开关管的电流输出端接地，所述第九开关管的控制端与所述电阻R1的一端连接，所述电阻R1的另一端同时与所述电阻R2的一端和所述第一开关的一导通端连接，所述第一开关的另一导通端接地，所述电阻R2的另一端同时与所述电阻R3的一端和所述第一反向开关的一导通端连接，所述第一反向开关的另一导通端接地，所述电阻R3的另一端与所述第十开关管的控制端连接，所述第十开关管的电流输出端接地，所述第十开关管的电流输入端为所述调制单元的第二运放输出端与所述电阻R5的一端连接，所述电阻R5的另一端为所述调制单元的第二信号输出端与所述第八开关管的电流输出端连接，所述第三开关管至所述第六开关管的电流输出端均同时与所述第二反向开关的一导通端和所述第二开关的一导通端连接，所述第二反向开关的另一导通端与所述第九开关管的控制端连接，所述第二开关的另一导通端与所述第十开关管的控制端连接，所述第二开关管和所述第七开关管的电流输出端均同时与所述第三开关的一导通端和所述第三反向开关的一导通端连接，所述第三开关的另一导通端同时为所述调制单元的第一运放输出端，所述第三反向开关的另一导通端同时为所述调制单元的第二运放输出端，所述第一开关至所述第三开关的控制端为所述调制单元的时钟输入端，所述第一反向开关至所述第三反向开关的控制端同时为所述调制单元的时钟输入端。

3.如权利要求2所述的电路，其特征在于，所述第一电流镜至所述第八电流镜均为P型MOS管；

所述P型MOS管的源极为所述第一电流镜至所述第八电流镜的电流输入端，所述P型MOS管的漏极为所述第一电流镜至所述第八电流镜的电流输出端，所述P型MOS管的栅极为所述第一电流镜至所述第八电流镜的控制端。

4.如权利要求2所述的电路，其特征在于，所述第九开关管和所述第十开关管均为PNP型三极管；

所述PNP型三极管的发射电极为所述第九开关管和所述第十开关管的电源输入端，所述PNP型三极管的集电极为所述第九开关管和所述第十开关管的电源输出端，所述PNP型三极管的基极为所述第九开关管和所述第十开关管的控制端。

5.如权利要求2所述的电路，其特征在于，所述第一开关与所述第一反向开关、所述第二开关与所述第二反向开关、所述第三开关与所述第三反向开关均为CMOS互补开关。