[发明专利]一种基于CMOS工艺的斩波带隙基准电路及参考电压芯片

说明书

技术领域

本发明属于集成电路领域，尤其涉及一种基于CMOS工艺的斩波带隙基准电路及参考电压芯片。

背景技术

目前，由于集成电路产业的迅猛发展，极大地推动了便携式电子产品的开发。而作为一些基本的应用电路，例如数模/模数转换器、锁相环以及滤波器等，均需要高性能的带隙基准电路，为其提供高精度、一致性好、低温度系数的基准电压。

由于CMOS制造工艺的缺陷，造成运放存在一定的失调电压，则导致运放输入为零时其输出电压并不为零，基准电压精度低，因此，为了消除运放失调以及噪声的影响，现有通常采用带有斩波结构的带隙基准电路，如图1所示，其中，调制单元11的第一输入端同时与电阻R2的一端和三极管Q1的发射极连接，三极管Q1的集电极接地，调制单元11的第二输入端同时与电阻R3的一端和电阻R1的一端连接，电阻R1的另一端与三极管Q2的发射极连接，三极管Q2的集电极接地，三极管Q2的基极与三极管Q1的基极同时接地，调制单元11的第一输出端和第二输出端分别与运算放大器（AMP）12的正、负输入端连接，运算放大器12的两输出端分别与解调单元13的两输入端连接，电阻R2的另一端和电阻R3的另一端同时与解调单元13的输出端连接，滤波单元14的输入端也与解调单元13的输出端连接。利用斩波运放的稳定原理，在运算放大器12的两输入端调制单元11将输入信号调制到高频，而没有对运放失调电压和噪声信号进行调制，在运算放大器12的两输出端，解调单元13将输出信号解调到基频，同时将运放失调电压和噪声信号调制到高频，并通过低通的滤波单元14将高频运放失调电压和噪声信号滤除，进而消除运放失调和噪声，输出基准电压V_BG。

但是，该结构仅仅是基于三极管Q1、三极管Q2，电阻R2、电阻R3完全匹配及无工艺扩散的情况下的一种理想设计，在实际的芯片制造过程中，存在三极管、电阻失配以及工艺扩散的影响，例如三极管发射区面积的失配、三极管反向饱和电流的失配、电阻阻值失配、电阻的温度系数等的影响，因此，该结构实际输出的基准电压存在很大的差异性，并且温度特性也较差，在高性能的应用当中，为了校正基准电压和温度特性，需要增加电修调、激光修调、数字修调等修调电路对基准电压进行修调，大大增加了芯片成本。

发明内容

本发明实施例的目的在于提供一种基于CMOS工艺的斩波带隙基准电路，旨在解决目前针对CMOS工艺下，斩波带隙基准电路由于工艺缺陷导致的基准电压差异性大、温度特性差，并需要增加修调电路对基准电压进行修调导致成本高的问题。

本发明实施例是这样实现的，一种基于CMOS工艺的斩波带隙基准电路，其输入端与时钟单元连接，所述电路包括：

调制单元，所述调制单元具有多个斩波调制开关，用于根据所述时钟单元输出的调制/解调时钟信号控制所述斩波调制开关通断，以改变所述调制单元的结构，从而生成兼具正、负温度系数的基准电压，所述基准电压根据所述调制/解调时钟信号的电平高低，存在相对的正、负电压偏差，所述调制单元的时钟输入端为所述电路的输入端；

斩波运放单元，用于对所述基准电压进行斩波，并反馈给所述调制单元将所述基准电压调制到高频，同时生成运放失调电压和噪声信号，所述运放失调电压和所述噪声信号不被调制，所述斩波运放单元的第一输入端和第二输入端分别与所述调制单元的第一运放输出端和第二运放输出端连接，所述斩波运放单元的输出端与所述调制单元的反馈端连接；

解调单元，用于根据所述时钟单元输出的调制/解调时钟信号将高频基准电压解调到基频，并将所述运放失调电压和所述噪声信号调制到高频，所述解调单元的第一信号输入端和第二信号输入端分别与所述斩波运放单元的第一信号输出端和第二信号输出端连接，所述解调单元的时钟输入端同时为所述电路的输入端；

滤波单元，用于滤除高频运放失调电压和高频噪声信号，并对分别具有正、负电压偏差的基准电压求和取平均，以输出基准信号，所述滤波单元的输入端与所述解调单元的输出端连接，所述滤波单元的输出端为所述电路的输出端。

本发明实施例的另一目的在于提供一种采用上述基于CMOS工艺的斩波带隙基准电路的参考电压芯片。