[发明专利]一种集成电路芯片及其制造方法在审

专利信息
申请号: 201310472506.8 申请日: 2013-10-11
公开(公告)号: CN104576646A 公开(公告)日: 2015-04-29
发明(设计)人: 刘磊;龚轶;刘伟;尹海洲 申请(专利权)人: 苏州东微半导体有限公司
主分类号: H01L27/105 分类号: H01L27/105;H01L21/8239
代理公司: 南京苏科专利代理有限责任公司 32102 代理人: 陆明耀;陈忠辉
地址: 215123 江苏省苏州市*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 集成电路 芯片 及其 制造 方法
【权利要求书】:

1.一种集成电路芯片,其特征在于,包括:

一个半导体衬底;

在所述半导体衬底上形成的半浮栅存储器阵列和非易失性存储器阵列;

用于连接所述半浮栅存储器阵列和所述非易失性存储器阵列的第一输入输出端和第二输入输出端。

2.根据权利要求1所述的一种集成电路芯片,其特征在于:还包括用于控制所述半浮栅存储器阵列与所述非易失性存储器阵列之间的数据传输的数据控制电路。

3.根据权利要求1所述的一种集成电路芯片,其特征在于:所述非易失性存储器阵列为NAND存储器阵列和NOR存储器阵列中的任意一种。

4.根据权利要求1所述的一种集成电路芯片,其特征在于:所述半浮栅存储器阵列和所述非易失性存储器阵列之间由浅沟槽隔离结构隔离。

5.一种根据权利要求1所述的集成电路芯片的制造方法,其特征在于:包括以下步骤:

在具有第一种掺杂类型的半导体衬底内形成具有第二种掺杂类型的掺杂阱;

在半导体衬底的表面生长第一层栅介质层,并通过光刻工艺和刻蚀工艺在所述第一层栅介质层中形成一个浮栅开口,所述浮栅开口位于所述具有第二种掺杂类型的掺杂阱之上;

覆盖所形成的结构淀积第一层多晶硅;

通过光刻工艺定义出用于隔离器件的浅沟槽隔离结构的位置;

以光刻胶为掩膜刻蚀所述第一层多晶硅,并继续刻蚀所述第一层栅介质层和所述半导体衬底,在所述半导体衬底内形成浅沟槽,之后在所述浅沟槽内形成绝缘层,所述绝缘层使得具有第二种掺杂类型的掺杂阱仅位于半浮栅存储器的衬底区域内;

进行离子掺杂,使得位于半浮栅存储器区域内的所述第一层多晶硅具有第一种掺杂类型,位于非易失性存储器内的所述第一层多晶硅具有第二种掺杂类型;

通过光刻工艺和刻蚀工艺,刻蚀所述第一层多晶硅,分别形成半浮栅存储器和非易失性存储器的第一层多晶硅栅,其中所述半浮栅存储器的第一层多晶硅栅覆盖整个或者部分所述浮栅开口,并通过所述浮栅开口与所述具有第二种掺杂类型的掺杂阱连接;

刻蚀掉暴露出的所述第一层栅介质层;

覆盖所形成的结构形成第二层栅介质层,并在第二层栅介质层之上形成第二层多晶硅,然后通过光刻工艺和刻蚀工艺刻蚀所述第二层多晶硅,分别形成半浮栅存储器和非易失性存储器的第二层多晶硅栅,其中所述半浮栅存储器的第二层多晶硅栅至少延伸至所述具有第二种掺杂类型的掺杂阱之上;

在所述半浮栅存储器和非易失性存储器的第二层多晶硅栅的两侧分别形成栅极侧墙,并沿着所述栅极侧墙的边沿刻蚀所述第二层栅介质层,以露出所述半导体衬底;

在所述半浮栅存储器和非易失性存储器的第二层多晶硅栅的两侧的所述半导体衬底内形成器件的源区和漏区;

淀积钝化层,并在所述钝化层内形成接触孔和金属电极。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州东微半导体有限公司,未经苏州东微半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310472506.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top