[发明专利]一种集成电路芯片及其制造方法

说明书

技术领域

本发明属于半导体器件芯片技术领域，尤其涉及一种集成电路芯片及其制造方法。

背景技术

随着移动设备的进步，对半导体存储器的容量和速度的要求越来越高。现在移动设备比如手机的数据和程序都存储在由NAND存储器阵列或者NOR存储器阵列构成的芯片内，而由NAND存储器阵列或者NOR存储器阵列构成的芯片的操作电压较高，功耗较大。同时，为了加快半导体存储器数据存取的速度，往往需要在移动设备中用DRAM芯片来作为运算单元和NAND存储器芯片或者NOR存储器芯片中的缓存。

现有的DRAM存储器由单晶体管和单电容组成（1T-1C DRAM）。参见图1，一个传统的1T-1C DRAM存储器由一个晶体管103和一个电容器104组成。工作时，它可以被存入一个逻辑位，当电容器104电压为高时表示为第一种逻辑状态（1或0）；当电容器104电压为低时则表示为第二种逻辑状态（0或1）。当此单元被读取时，晶体管103被字线101控制开启，位线102和电容器104产生电荷共享而引起位线102的电压变化，此电压变化通过电压感应放大器放大从而分辨该单元的逻辑状态。

1T-1C DRAM存储器的电容器104需要足够大的电容量才能保证足以存储足够的电荷，因此其占用的面积很难被缩小，这提高了制造1T-1C DRAM存储器的难度和复杂度。同时，1T-1C DRAM存储器的结构和NAND存储器的结构以及NOR存储器的结构存在很大不同，因此将1T1C DRAM存储器和NAND存储器或者NOR存储器集成在一起的难度很大，这就需要用另一块芯片来作为NAND存储器芯片或者NOR存储芯片的加速芯片。

半浮栅晶体管是一种采用双多晶硅栅的器件，在论文“A Semi-Floating Gate Transistor for Low-Voltage Ultrafast Memory and Sensing Operation, Science. 341, 640 (2013)” 中记载，具有高速、高密度和低功耗的优点。

发明内容

鉴于上述现有技术存在的缺陷，本发明的目的是提出一种集成电路芯片及其制造方法，从而可以将半浮栅晶体管DRAM存储器和NAND存储器或者NOR存储器集成在同一芯片上。

本发明的目的将通过以下技术方案得以实现：

一种集成电路芯片，包括：

一个半导体衬底；

在所述半导体衬底上形成的半浮栅存储器阵列和非易失性存储器阵列；

用于连接所述半浮栅存储器阵列和所述非易失性存储器阵列的第一输入输出端和第二输入输出端。

优选的，上述的一种集成电路芯片，其中：还包括用于控制所述半浮栅存储器阵列与所述非易失性存储器阵列之间的数据传输的数据控制电路。

优选的，上述的一种集成电路芯片，其中：所述非易失性存储器阵列为NAND存储器阵列和NOR存储器阵列中的任意一种。

优选的，上述的一种集成电路芯片，其中：所述半浮栅存储器阵列和所述非易失性存储器阵列之间由浅沟槽隔离结构隔离。

一种上述集成电路芯片的制造方法，包括以下步骤：

在具有第一种掺杂类型的半导体衬底内形成具有第二种掺杂类型的掺杂阱；

在半导体衬底的表面生长第一层栅介质层，并通过光刻工艺和刻蚀工艺在所述第一层栅介质层中形成一个浮栅开口，所述浮栅开口位于所述具有第二种掺杂类型的掺杂阱之上；

覆盖所形成的结构淀积第一层多晶硅；

通过光刻工艺定义出用于隔离器件的浅沟槽隔离结构的位置；

以光刻胶为掩膜刻蚀所述第一层多晶硅，并继续刻蚀所述第一层栅介质层和所述半导体衬底，在所述半导体衬底内形成浅沟槽，之后在所述浅沟槽内形成绝缘层，所述绝缘层使得具有第二种掺杂类型的掺杂阱仅位于半浮栅存储器的衬底区域内；

进行离子掺杂，使得位于半浮栅存储器区域内的所述第一层多晶硅具有第一种掺杂类型，位于非易失性存储器内的所述第一层多晶硅具有第二种掺杂类型；

通过光刻工艺和刻蚀工艺，刻蚀所述第一层多晶硅，分别形成半浮栅存储器和非易失性存储器的第一层多晶硅栅，其中所述半浮栅存储器的第一层多晶硅栅覆盖整个或者部分所述浮栅开口，并通过所述浮栅开口与所述具有第二种掺杂类型的掺杂阱连接；

刻蚀掉暴露出的所述第一层栅介质层；