[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明涉及一种半导体封装件及其制造方法，更具体地说，本发明涉及一种能够改善封装件的良率的半导体封装件及其制造方法。

背景技术

随着对电子器件的高性能、大容量、小体积的需求，已经开发出了在单个封装件中包括多个半导体芯片的堆叠封装结构（例如，NAND闪存堆叠封装件）。在这种堆叠封装结构中，通常在基板上堆叠多个芯片，通过键合线将各个芯片分别电连接到基板，并利用塑封料来包封该结构，从而形成半导体封装件。

当进行多芯片堆叠时，随着芯片数量的增多，通常需要减薄芯片的厚度。如果芯片数量较多，则单个芯片出现问题的几率也会相应增大。在这种情况下，如果一个芯片出现了问题，则整个封装件都将被废弃。另外，这种情况往往在全部封装完成之后才能被发现，因此会造成较大的损失。

发明内容

为了解决现有技术中存在的一种或多种问题，本发明的一方面提供了一种半导体封装件，所述半导体封装件包括：第一基板；至少一个预封装件，堆叠在第一基板的表面上并通过键合线电连接到第一基板；以及第一塑封料，包封所述至少一个预封装件和键合线。所述至少一个预封装件中的每个包括：彼此堆叠的至少一个芯片；第二塑封料，包封所述至少一个芯片；以及导电图案，在第二塑封料上，并且通过形成在第二塑封料中的孔电连接到所述至少一个芯片的焊盘，其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。

根据本发明的另一方面，导电图案可包含铜、钨和钛。

根据本发明的另一方面，所述至少一个预封装件可以在第一基板上沿第一方向彼此偏移，所述至少一个芯片可以在预封装件中沿第二方向彼此偏移。

本发明的另一方面提供了一种制造半导体封装件的方法，该方法包括下述步骤：制备至少一个预封装件；将所述至少一个预封装件堆叠在第一基板上，并通过键合线电连接到第一基板；以及利用第一塑封料包封所述至少一个预封装件和键合线。其中，制备至少一个预封装件的步骤包括：顺序地堆叠至少一个芯片；利用第二塑封料包封所述至少一个芯片；以及在第二塑封料上形成导电图案，使得导电图案电连接到所述至少一个芯片的焊盘，其中，键合线通过导电图案使所述至少一个预封装件与第一基板电连接。

根据本发明的另一方面，在第二塑封料上形成导电图案的步骤可以包括下述步骤：在第二塑封料中形成至少一个孔，所述至少一个孔从第二塑封料的表面连接到所述至少一个芯片的焊盘的表面；涂覆导电材料，使导电材料填充所述至少一个孔并且在第二塑封料的表面形成导电层；以及对导电材料进行图案化。

根据本发明的另一方面，可以利用激光形成所述至少一个孔，导电材料可以包含铜、钨和钛。

根据本发明的另一方面，所述方法还可包括在制备至少一个预封装件之后且在将所述至少一个预封装件堆叠在第一基板上之前，对所述至少一个预封装件进行测试。

根据本发明的另一方面，所述至少一个芯片的背面可以暴露在第二塑封料之外。

根据本发明的另一方面，所述至少一个预封装件可以在第一基板上沿第一方向彼此偏移，所述至少一个芯片可以在预封装件中沿第二方向彼此偏移。

附图说明

通过下面结合附图进行的对实施例的描述，本发明的上述和/或其他目的和优点将会变得更加清楚，其中：

图1是示出根据本发明示例性实施例的半导体封装件的示意性剖视图；

图2A至图2L是示出根据本发明示例性实施例的半导体封装件的制造方法的示意性剖视图；

图3是示出根据本发明示例性实施例的形成在预封装件上的导电图案的示意性平面图。

具体实施方式

在下文中，将参照附图更详细地描述本发明，附图中示出了本发明的示例性实施例，然而，仅以说明性的意义来提供这些实施例，而不是出于限制性的目的。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域技术人员。

图1是示出根据本发明示例性实施例的半导体封装件的示意性剖视图。

参照图1，根据本发明示例性实施例的半导体封装件100可以包括：第一基板110；至少一个预封装件200，堆叠在第一基板110的表面上并通过键合线120电连接到第一基板110；以及第一塑封料130，包封所述至少一个预封装件200和键合线120。