[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明总体涉及半导体领域，更具体地，涉及集成电路器件及其制造方法。

背景技术

半导体集成电路（IC）工业已经经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都具有比上一代更小并且更复杂的电路。在IC发展期间，功能密度（即，每芯片面积上的互连器件的数量）已经普遍增加，而几何尺寸（即，使用制造工艺可制造的最小的部件（或线））已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。

这种按比例缩小也增加了加工和制造IC的复杂性，对于这些实现的进步，需要在IC的加工和制造中也有类似的发展。例如，已经引入诸如具有纳米线的半导体器件的三维晶体管以替代平面晶体管。在这个领域中具有改进是令人期待的。

发明内容

根据本发明的一个方面，提供了一种用于制造集成电路器件的方法，该方法包括：提供前体，该前体包括：衬底，具有第一金属氧化物半导体（MOS）区和第二MOS区；形成在第一MOS区中的第一栅极区和第一源极/漏极区，该第一栅极区包括第一半导体层堆叠件；和形成在第二MOS区中的第二栅极区和第二源极/漏极区，该第二栅极区包括第二半导体层堆叠件；以及横向露出第一栅极区中的第一半导体层堆叠件；氧化第一半导体层堆叠件以形成第一外氧化物层和第一内纳米线，第一内纳米线从第一源极区延伸至第一漏极区；去除第一外氧化物层以露出第一栅极区中的第一内纳米线；形成包裹环绕第一内纳米线的第一高k/金属栅极（HK/MG）堆叠件；横向露出第二栅极区中的第二半导体层堆叠件；氧化第二半导体层堆叠件以形成第二外氧化物层和第二内纳米线，第二内纳米线从第二源极区延伸至第二漏极区；去除第二外氧化物层以露出第二栅极区中的第二内纳米线；以及形成包裹环绕第二内纳米线的第二HK/MG堆叠件。

优选地，第一MOS区是P型金属氧化物半导体（PMOS）区，并且第一半导体层堆叠件包括交替设置在第一MOS区中的衬底上方的一个或多个第一层以及一个或多个第二层。

优选地，第二MOS区是N型金属氧化物半导体（NMOS）区，并且第二半导体层堆叠件包括设置在第二MOS区中的衬底上方的第三层，以及设置在第三层上方的第四层。

优选地，第一MOS区中的第一栅极的高度低于第二MOS区中的第二栅极的高度。

优选地，该方法还包括：在氧化第二半导体层堆叠件中的第四层之前，去除第三层。

优选地，第一MOS区是NMOS区，而第二MOS区是PMOS区。

优选地，该方法还包括：通过使用n型掺杂剂掺杂PMOS区中的衬底的上部，形成第一抗穿通（APT）区。

优选地，该方法还包括：通过使用p型掺杂剂掺杂NMOS区中的衬底的上部，形成第二APT区。

优选地，该方法还包括：在第一栅极区中的第一内纳米线下面形成第一鳍状结构。

优选地，该方法还包括：在第二栅极区中的第二内纳米线下面形成第二鳍状结构。

优选地，第一内纳米线包括锗（Ge）。

优选地，第二内纳米线包括硅（Si）。

根据本发明的另一方面，提供了一种集成电路器件，包括：衬底，具有N型金属氧化物半导体（NMOS）区和P型金属氧化物半导体（PMOS）区；第一栅极区和第一源极/漏极部件，通过NMOS区中的第一栅极区将第一源/漏极部件间隔开；和第二栅极区和第二源极/漏极部件，通过PMOS区中的第二栅极区将第二源极/漏极部件间隔开，其中，第一栅极区包括第一鳍状结构，以及位于第一鳍状结构上方的第一纳米线，第一纳米线包括第一半导体材料并且第一纳米线从第一源极部件延伸至第一漏极部件。第二栅极区包括第二鳍状结构，以及位于第二鳍状结构上方的第二纳米线，第二纳米线包括第二半导体材料并且第二纳米线从第二源极部件延伸至第二漏极部件。

优选地，第一半导体材料包括Si。

优选地，第二半导体材料包括SiGe。

优选地，第一栅极区包括多个第一纳米线。

优选地，第二栅极区包括多个第二纳米线。

优选地，该器件还包括：第一高k/金属栅极（HK/MG）堆叠件，包裹环绕第一纳米线；以及第二HK/MG堆叠件，包裹环绕第二纳米线。

优选地，NMOS区中的第一栅极的高度低于PMOS区中的第二栅极的高度。