[发明专利]用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器有效
申请号: | 201310483312.8 | 申请日: | 2013-10-16 |
公开(公告)号: | CN103491038A | 公开(公告)日: | 2014-01-01 |
发明(设计)人: | 袁帅;王自强;郑旭强;乌力吉;张春;王志华 | 申请(专利权)人: | 清华大学 |
主分类号: | H04L25/03 | 分类号: | H04L25/03 |
代理公司: | 西安智大知识产权代理事务所 61215 | 代理人: | 贾玉健 |
地址: | 100084 北京市海淀区1*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 高速 串行 接口 接收 速率 抽头 判决 反馈 均衡器 | ||
1.一种用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器,其特征在于,包括有四条结构相同的通路,依次为第一通路、第二通路、第三通路和第四通路,第一通路的上一通路为第四通路,第四通路的下一通路为第一通路;每条通路均由1个采样保持模块、1个加法器以及2个锁存器组成,采样保持模块利用1对相移为90度的时钟信号对当前输入的数据进行采样,得到1/4速率的数据,当前通路与下一通路具有共同的一个时钟信号;加法器的输入端分别接当前通路上得到的1/4速率数据、当前通路上二级锁存器的输出、下一通路上二级锁存器的输出以及其它两个通路上一级锁存器的输出;一级锁存器的输入端分别接当前通路上的加法器输出以及上一通路中与当前通路不同的时钟信号;二级锁存器的输入端分别接当前通路上的一级锁存器输出以及当前通路中与上一通路不同的时钟信号。
2.根据权利要求1所述的用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器,其特征在于,所述第一通路由第一采样保持模块、第一加法器、第一一级锁存器和第一二级锁存器组成,其中:
所述第一采样保持模块包括第一差分输入端、第一时钟输入端、第二时钟输入端和第一差分输出端;第一采样保持模块的第一差分输入端用于输入接收到的已经过信道衰减的数据,第一采样保持模块的第一时钟输入端用于输入1/4速率的时钟信号CLK3,第一采样保持模块的第二时钟输入端用于输入与CLK3相位相差90度的1/4速率时钟信号CLK4,第一采样保持模块的第一差分输出端用于输出采样保持后的第一路1/4速率数据;
所述第一加法器包括第一差分输入端、第二差分输入端、第三差分输入端、第四差分输入端、第五差分输入端和第一差分输出端;第一加法器的第一差分输入端用于输入采样保持后的第一路1/4速率数据,第一加法器的第二差分输入端用于输入反馈回的第一抽头的数据,第一加法器的第三差分输入端用于输入反馈回的第二抽头的数据,第一加法器的第四差分输入端用于输入反馈回的第三抽头的数据,第一加法器的第五差分输入端用于输入反馈回的第四抽头的数据,第一加法器的第一差分输出端用于输出第一路求和后的数据;
所述第一一级锁存器包括第一差分输入端、第二差分输入端和第一差分输出端;第一一级锁存器的第一差分输入端用于输入第一路求和后的数据,第一一级锁存器的第二差分输入端用于输入1/4速率的差分时钟信号CLK2和CLK4,第一一级锁存器的第一差分输出端用于输出第一路经过一级延迟后的数据;
所述第一二级锁存器包括第一差分输入端、第二差分输入端和第一差分输出端;第一二级锁存器的第一差分输入端用于输入第一路经过一级延迟后的数据,第一二级锁存器的第二差分输入端用于输入1/4速率的差分时钟信号CLK4和CLK2,第一二级锁存器的第一差分输出端用于输出第一路1/4速率的均衡后的输出数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310483312.8/1.html,转载请声明来源钻瓜专利网。