[发明专利]NAND闪速存储器中的分级共同电源线结构

权利要求书

1.一种NAND闪速存储器装置，包括：

NAND闪速单元块，其包括连接到本地共同电源线的多个NAND闪速存储器串，以及

本地开关逻辑，其包括：

第一半导体开关，用于选择性地允许在全局共同电源线上接收的信号传输到所述本地共同电源线上的所述单元块；以及

第二半导体开关，用于选择性地将预定电压施加到所述本地共同电源线。

2.根据权利要求1所述的存储器装置，其中，所述预定电压是地。

3.根据权利要求1所述的存储器装置，其中，所述本地开关逻辑还包括第一输入线，该第一输入线用于接收全局共同电源线信号。

4.根据权利要求1所述的存储器装置，其中，所述本地开关逻辑还包括第二输入线，该第二输入线用于接收指示所述NAND闪速单元块未被选中的电压电平。

5.根据权利要求1所述的存储器装置，其中，所述本地开关逻辑还包括第三输入线，该第三输入线用于接收接地选择信号。

6.根据权利要求5所述的存储器装置，其中，所述本地开关逻辑还包括第三半导体开关，该第三半导体开关用于选择性地允许所述接地选择信号传输到所述NAND闪速单元块中的接地选择线。

7.根据权利要求6所述的存储器装置，其中，所述多个NAND闪速存储器串连接到所述接地选择线。

8.根据权利要求5所述的存储器装置，还包括行解码器，其适于接收行预解码信号，并基于所述行预解码信号在所述第三输入线上提供所述接地选择信号。

9.根据权利要求1所述的存储器装置，其中，所述本地开关逻辑还包括第四输入线，该第四输入线用于从本地电荷泵接收块解码信号。

10.根据权利要求9所述的存储器阵列，其中，所述本地电荷泵适于接收块解码锁存信号，并向所述第一半导体开关和所述第三半导体开关提供所述块解码信号。

11.根据权利要求10所述的存储器阵列，其中，所述接地选择信号的传输是基于所述第四输入线上的所述块解码信号的。

12.一种在NAND闪速存储器装置中的电源线页面编程方法，所述方法包括：

接收NAND闪速存储器串的块被选中的指示；

响应于接收到所述被选中的指示，允许在全局共同电源线上接收的信号传输到本地共同电源线上的NAND闪速存储器串的块；

接收使能指示；以及

响应于接收到所述使能指示，隔离所述本地共同电源线和预定电压。

13.根据权利要求12所述的方法，其中，所述预定电压是地。

14.一种在NAND闪速存储器装置中的电源线页面编程方法，所述方法包括：

接收NAND闪速存储器串的块未被选中的指示；

响应于接收到所述指示，隔离全局共同电源线和NAND闪速存储器串的块的本地共同电源线；

接收禁用指示；以及

响应于接收到所述禁用指示，将所述本地共同电源线连接到预定电压。

15.根据权利要求14所述的方法，其中所述预定电压是地。

16.一种包括NAND闪速存储器装置的存储器系统，所述装置包括：

单元块，其包括连接到本地共同电源线的多个NAND闪速存储器串，以及

本地开关逻辑，其包括：

第一半导体开关，用于选择性地允许在全局共同电源线上接收的信号传输到所述本地共同电源线上的所述单元块；以及

第二半导体开关，用于选择性地允许所述本地共同电源线上的预定电压的传输。

17.根据权利要求16所述的存储器系统，其中，所述预定电压是地。

18.根据权利要求16所述的存储器系统，其中，所述本地开关逻辑还包括第一输入线，该第一输入线用于接收全局共同电源线信号。

19.根据权利要求16所述的存储器系统，其中，所述本地开关逻辑还包括第二输入线，该第二输入线用于接收指示所述单元块未被选中的电压电平。

20.根据权利要求16所述的存储器系统，其中，所述本地开关逻辑还包括第三输入线，该第三输入线用于接收接地选择信号。