[发明专利]嵌入式锗硅工艺中静态随机存储器及写入冗余度改善方法

权利要求书

1.一种嵌入式锗硅工艺中静态随机存储器，其特征在于，所述嵌入式锗硅工艺中静态随机存储器包括：

硅基衬底，并在所述硅基衬底内间隔设置用于电气隔离的浅沟槽隔离；

NMOS器件，设置在所述浅沟槽隔离之间，所述NMOS器件之栅极设置在所述硅基衬底上，所述NMOS器件之源极区、漏极区分别设置在所述栅极两侧之硅基衬底内；

PMOS器件，设置在所述浅沟槽隔离之间，所述PMOS器件之栅极设置在所述硅基衬底上，所述PMOS器件之源极区、漏极区分别设置在所述栅极两侧之硅基衬底内，且在所述PMOS器件之源极区和漏极区中设置嵌入式锗硅；

上拉晶体管，所述上拉晶体管为PMOS半导体，并设置在所述浅沟槽隔离之间，所述上拉晶体管之栅极设置在所述硅基衬底上，所述上拉晶体管之源极区、漏极区分别设置在所述栅极两侧之硅基衬底内。

2.如权利要求1所述的嵌入式锗硅工艺中静态随机存储器，其特征在于，所述嵌入式锗硅工艺应用于45nm以下工艺。

3.一种如权利要求1所述的嵌入式锗硅工艺中静态随机存储器的写入冗余度改善方法，其特征在于，所述方法包括：

执行步骤S1：提供硅基衬底，并在所述硅基衬底内间隔设置用于电气隔离的浅沟槽隔离；

执行步骤S2：在所述浅沟槽隔离之间设置NMOS器件，所述NMOS器件之栅极设置在所述硅基衬底上，所述NMOS器件之源极区、漏极区分别设置在所述栅极两侧之硅基衬底内；

执行步骤S3：在所述浅沟槽隔离之间设置PMOS器件，所述PMOS器件之栅极设置在所述硅基衬底上，所述PMOS器件之源极区、漏极区分别设置在所述栅极两侧之硅基衬底内，且在所述PMOS器件之源极区和漏极区中设置嵌入式锗硅；

执行步骤S4：在所述浅沟槽隔离之间设置上拉晶体管，所述上拉晶体管为PMOS半导体，所述上拉晶体管之栅极设置在所述硅基衬底上，所述上拉晶体管之源极区、漏极区分别设置在所述栅极两侧之硅基衬底内。

4.如权利要求4所述的嵌入式锗硅工艺中静态随机存储器写入冗余度改善方法，其特征在于，对所述静态随机存储器之PMOS器件的源极区、漏极区中设置内嵌式锗硅，增加所述PMOS器件沟道中的压应力，从而提高所述PMOS器件之空穴迁移率。

5.如权利要求4所述的嵌入式锗硅工艺中静态随机存储器写入冗余度改善方法，其特征在于，对所述上拉晶体管之源极区、漏极区内不设置所述内嵌式锗硅，使得所述上拉晶体管在沟道方向上的压应力减小，降低所述上拉晶体管的载流子迁移率，增大了所述上拉晶体管的等效电阻，进而提高了所述静态随机存储器写入冗余度。