[发明专利]一种半导体器件的制备方法在审
| 申请号： | 201310492653.1 | 申请日： | 2013-10-18 |
| 公开（公告）号： | CN104576537A | 公开（公告）日： | 2015-04-29 |
| 发明（设计）人： | 陈勇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/266;H01L21/28 |
| 代理公司： | 上海光华专利事务所 31219 | 代理人： | 李仪萍 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制备 方法 | ||
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
1)提供半导体衬底，所述半导体衬底内形成有用于隔离有源区的隔离结构，隔离结构的上表面高于所述半导体衬底；
2)在所述半导体衬底的有源区上形成隧穿氧化层；
3)在所述隧穿氧化层和隔离结构上形成本征多晶硅层；
4)在所述本征多晶硅层上预设的选择栅极对应的区域上设有掩膜层，然后对暴露的其余本征多晶硅层进行N型掺杂；
5)去除掩膜层，并对所述N型掺杂的多晶硅层进行平坦化处理。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤5）之后还包括对选择栅极对应的区域进行P型掺杂的步骤。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤4）中对所述本征多晶硅层进行N型掺杂的离子为第V主族元素的离子。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于：步骤4）中对所述本征多晶硅层进行N型掺杂的离子为P离子或As离子。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤4）中对所述本征多晶硅层进行N型掺杂的掺杂浓度为1.0×1017～5.0×1020atom/cm2；注入能量介于1KeV到30KeV之间。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤1）中所述隔离结构为浅沟槽隔离或局部氧化硅隔离。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤5）中采用化学机械抛光法对所述N型掺杂的多晶硅层进行平坦化处理。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤5）中所述N型掺杂的多晶硅层平坦化处理后的厚度为100～250nm。
9.根据权利要求7所述的半导体器件的制备方法，其特征在于：步骤5）中所述N型掺杂的多晶硅层平坦化处理后的厚度为60～100nm。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于：步骤2）中所述隧穿氧化层的材料为氧化硅、氧化硅/氮化硅/氧化硅或氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝中的至少一种。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310492653.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：具有多个封装元件堆叠的模块
- 下一篇：一种制作半导体器件的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
