[发明专利]一种根据写数据改变电源供电的亚阈值存储单元

说明书

技术领域

本发明属于集成电路存储器技术领域，具体涉及一种寄存器文件(Register File)及静态随机存储器(Static Random Access Memory, SRAM)单元。 

背景技术

Memory通常占有芯片的大部分面积，主导着芯片的主要性能和功耗，尤其是随着工艺技术的进步，其所占的比例越来越大。虽然先进的工艺技术给memory带来了密度和性能的提升，但同时也导致了更大的功耗消耗，尤其是漏流功耗。因此，降低功耗成为memory设计的首要问题。特别是对于那些靠电池进行工作的电子产品，如医疗器件，无线传感器，手提电脑等便携器件，它们对功耗消耗有着严格的约束，更为迫切需要低功耗的memory。

降低电源电压是减少功耗消耗最直接且最有效的方法，因为动态功耗与VDD²成正比，而漏流功耗与VDD成指数关系。传统的6管(6 Transistors, 6T)SRAM，由于其存储单元内部读、写约束的存在，使得它很难在低于0.7伏的电压下工作。 因此，设计都们采用各种读、写辅助电路来提高6TSRAM的最小工作电压(Vmin)。例如，作者H. Pilo于2006年在会议“Symposium on VLSI Technology”中发表“An SRAM design in 65-nm and 45-nm technology nodes featuring read and write-assist circuits to expand operating voltage”，提出了一种虚拟单元地的方法来降低SRAM的最小操作电压。作者Y. H. Chen于2008年在会议“Symposium on VLSI Technology”中发表“A 0.6-V 45-nm adaptive dual-rail SRAM compiler circuit design for lower VDDmin VLSIs”，提出了一种自适应的双轨电压策略，使得6TSRAM的最小工作电压降至0.6V。作者O. Hirabayashi于2009年在“IEEE International Solid-State Circuits Conference (ISSCC)”会议上发表“process-variation-tolerant dual-power-supply SRAM with 0.179-mm2 cell in 40-nm CMOS using level-programmable wordline driver”，提出了一种自举或自降字线电压策略，使得6TSRAM更易适合低压下工作。作者S. Mukhopadhyay于2011年在杂志“Transaction on VLSI”中发表“SRAM write-ability improvement with transient negative bitline voltage”，提出了一种负位线电压辅助方法，有效的改善了6TSRAM的最小工作电压。但是，无论采用何种读、写辅助电路都无法将6TSRAM的最小工作电压降至亚阈值电压下。尤其在更为先进的工艺中，工艺偏差和器件参数的不匹配更为严重，这使得6T SRAM的最小工作电压进一步降级。

所以，设计者们更为偏向采用先进的存储单元结构来进行低功耗的SRAM设计。

发明内容

本发明的目的在于提供一种读、写稳定性高，漏电流小，能够在超低压下工作的亚阈值存储单元。

本发明提供的亚阈值存储单元，包括：

一对虚拟电源供电的交叉耦合反相器(第一反相器1和第二反相器2)构成存储单元的存储核心；其中，两首尾相连的反相器的电源线VDD与虚拟电源结点相连，第一反相器1的输出和输入(或第二反相器2的输入和输出)为存储单元的两个存储结点；

一个为虚拟电源供电的PMOS管，其栅极与写位线相连，源极与电源线VDD相连，而漏极则与虚拟电源结点相接；

三个负载写操作的写晶体管NMOS；其中，第一写晶体管的漏极与第一反相器1的输出相连，源极与写位线相连，而栅极则与写字线相接；第二写晶体管的漏极与第一反相器1的输入相连，源极与第三写晶体管的漏极相连，栅极同样与写字线相接；第三反相器的漏极与第二反相器的源极相连，源极接地，栅极由写位线控制；

一对堆叠的读晶体管NMOS；其中，第一读晶体管的漏极与读位线相连，源极与第二读晶体管的漏极相连，栅极则由读字线控制；第二读晶体管的漏极与第一读晶体管的源极相连，源极接地，栅极则与其中一个存储结点相接。