[发明专利]与FPGA结合的FLASH芯片及指令处理方法有效

申请号：	201310495546.4	申请日：	2013-10-21
公开（公告）号：	CN104572015B	公开（公告）日：	2018-08-03
发明（设计）人：	张新楼;潘荣华;张赛	申请（专利权）人：	北京兆易创新科技股份有限公司
主分类号：	G06F9/30	分类号：	G06F9/30;G06F21/44
代理公司：	北京润泽恒知识产权代理有限公司 11319	代理人：	赵娟
地址：	100083 北京市海淀***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	外部指令验证指令芯片引脚验证设计复杂度非法芯片工作效率配置信息设计周期指令处理不一致共享外部互连传输通信
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种与FPGA结合的FLASH芯片，其特征在于，包括：

现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash-1中存储有所述RPMC的值，其中，

所述Flash-1和所述FPGA各自包括内部IO引脚，所述Flash-1的内部IO引脚与所述FPGA的内部IO引脚互连，所述FPGA与所述Flash-1之间通过互连的内部IO引脚对进行内部相互通信；

所述FPGA与所述Flash-2中相同的IO引脚相连，并且连接到所述FLASH芯片的同一外部共享引脚上；

外部指令通过所述FLASH芯片的外部共享引脚传输到所述Flash-2与所述FPGA中，所述Flash-2与所述FPGA分别判断是否执行所述外部指令；

其中，所述外部指令包括RPMC验证指令；若所述外部指令为所述Flash-2无法识别的RPMC验证指令，则所述FPGA依据配置信息与所述RPMC的值生成第一RPMC验证值，并判断是否与所述RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述FLASH芯片为非法芯片。

2.根据权利要求1所述的一种与FPGA结合的FLASH芯片，其特征在于，

当通过外部共享引脚接收到外部指令时，所述FPGA通过与所述Flash-1之间互连的内部IO引脚通知将所述RPMC的值加1。

3.根据权利要求1或2所述的一种与FPGA结合的FLASH芯片，其特征在于，所述外部指令包括RPMC更新指令；

当通过外部共享引脚接收到外部指令为所述Flash-2无法识别的RPMC更新指令，则所述FPGA通过与所述Flash-1之间互连的内部IO引脚通知依据RPMC更新指令对所述RPMC的值进行更新。

4.根据权利要求1或2所述的与FPGA结合的FLASH芯片，其特征在于，所述Flash-1及所述Flash-2为NOR型非易失性存储器NOR-Flash、NAND型非易失性存储器NAND-Flash，或者，电可擦只读存储器EEPROM。

5.根据权利要求1所述的与FPGA结合的FLASH芯片，其特征在于，所述FPGA中还存储有纠错码ECC，和/或，坏块管理BBM。

6.一种与FPGA结合的FLASH芯片外部指令处理的方法，其特征在于，所述FLASH芯片包括现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash-1中存储有所述RPMC的值，所述的方法包括：

接收外部指令；

若所述外部指令为RPMC验证指令，则获取所述配置信息及RPMC的值；

依据所述配置信息与RPMC的值生成第一RPMC验证值；

判断所述第一RPMC验证值与所述RPMC验证指令中的第二RPMC验证值是否一致；若不一致，则判定所述FLASH芯片为非法芯片。

7.根据权利要求6所述的方法，其特征在于，还包括：

当接收到所述外部指令时，所述RPMC的值加1。

8.根据权利要求6所述的方法，其特征在于，还包括：

若所述外部指令为RPMC更新指令，则依据所述RPMC更新指令对所述RPMC的值进行更新并存储。

9.根据权利要求8所述的方法，其特征在于，还包括：

在预置的时间段接收到所述RPMC更新指令。

10.根据权利要求6-9任一权利要求所述的方法，其特征在于，还包括：

当接收到多个外部指令时，分别判断是否执行所述多个外部指令。