[发明专利]与FPGA结合的FLASH芯片及指令处理方法

说明书

本发明提供了一种与FPGA结合的FLASH芯片，所述FPGA与Flash‑1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与Flash‑2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到Flash‑2与FPGA中，Flash‑2与FPGA分别判断是否执行所述外部指令；若所述外部指令为所述Flash‑2无法识别的RPMC验证指令，则FPGA依据配置信息与RPMC的值生成第一RPMC验证值，并判断是否与RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述芯片为非法芯片。本发明用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。

技术领域

本发明涉及芯片技术领域，特别是涉及一种与FPGA结合的FLASH芯片及指令处理方法。

背景技术

RPMC(Replay Protection Monotonic Counter，应答保护单调计数器)是Intel主推的基本输入输出系统（Basic Input-Output System，BIOS）芯片的一个新功能。它包含一个大容量的Flash芯片和RPMC电路。其中，Flash芯片的容量为8M、16M、32M、64M、128M、256M或者更高，用来存储CPU BIOS的代码和数据；RPMC电路保证读写数据的机密性和完整性。RPMC电路与其集成的FLASH一起构成了个人计算机（Personal Computer，PC）系统中BIOS的硬件平台。

在设计具有RPMC功能的FLASH芯片时，设计者通常会把大容量Flash和RPMC集成在一个芯片上，即RPMC电路和Flash一起设计。

但是，这种设计方法存在以下缺点：由于需要将FLASH和RPMC集成在一个芯片上，因此单片芯片的面积大、封装成本高，导致设计成本较高；并且RPMC电路和FLASH一起设计，导致芯片设计复杂度高、设计周期长；芯片在一个时刻只能做一种操作；另外，芯片的重复利用性差，功能升级困难，并且该芯片的Flash的容量不可扩展。

因此，本领域技术人员迫切需要解决的问题之一在于，提出一种与FPGA结合的FLASH芯片及指令处理方法，用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。

发明内容

本发明所要解决的技术问题是提供一种与FPGA结合的FLASH芯片及指令处理方法，用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。

为了解决上述问题，本发明公开了一种与FPGA结合的FLASH芯片，包括：

现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash-1中存储有所述RPMC的值，其中，

所述Flash-1和所述FPGA各自包括内部IO引脚，所述Flash-1的内部IO引脚与所述FPGA的内部IO引脚互连，所述FPGA与所述Flash-1之间通过互连的内部IO引脚对进行内部相互通信；

所述FPGA与所述Flash-2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；

外部指令通过所述芯片的外部共享引脚传输到所述Flash-2与所述FPGA中；外部指令通过所述芯片的外部共享引脚传输到所述Flash-2与所述FPGA中，所述Flash-2与所述FPGA分别判断是否执行所述外部指令；

其中，所述外部指令包括RPMC验证指令；若所述外部指令为所述Flash-2无法识别的RPMC验证指令，则所述FPGA依据配置信息与所述RPMC的值生成第一RPMC验证值，并判断是否与所述RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述芯片为非法芯片。