[发明专利]半导体封装结构与其制造方法

说明书

技术领域

本发明是有关于一种半导体封装结构与其制造方法，且特别是有关于一种被动元件设置于贯孔中的半导体封装结构与其制造方法。

背景技术

在一般面板级扇出（fan-out）型半导体封装结构中，由于被动元件的厚度（一般约为330μm）与主动元件（芯片）的厚度（一般约为100～150μm）的差异，在封装过程中须配合被动元件的厚度而使封装结构整体厚度增加，不仅限制了半导体封装结构的尺寸，同时也违背了现代电子设备追求轻、薄、短、小的趋势。

此外，由于各元件间的材料不同而具有不同的杨氏系数（Young's modulus），使得半导体封装结构在受热时产生的形变量不同。但一般半导体封装结构中位在支撑基板（supporter）表面上的元件厚度太高，无法经由支撑基板吸收其造成形变的应力，使封装结构容易发生翘曲（warpage）的现象，破坏内部的布线电路。

因此，如何制造一种半导体封装结构，同时兼顾封装结构的整体厚度并能解决翘曲现象，实为本领域积极努力的目标。

发明内容

本发明是有关于一种半导体封装结构与其制造方法，利用堆迭基板以及贯孔的设计，不仅能降低封装结构的整体厚度，同时也能配合不同厚度的被动元件进行封装，并有效解决翘曲现象。

根据本发明的一方面，提出一种半导体封装结构，包括一第一基板、一第二基板、一第一电子元件、一第二电子元件、一绝缘材料以及一布线结构。第一基板具有至少一第一贯孔与一第一上表面。第二基板具有一第二上表面，第二基板配置于第一基板之下。第一电子元件配置于至少一第一贯孔内。第二电子元件配置于第一上表面，且第二电子元件的厚度小于第一电子元件的厚度。绝缘材料配置于第一上表面上且环绕第一电子元件与第二电子元件。布线结构配置于绝缘材料上，其中布线结构包括一图案化导电层，且图案化导电层电性连接第一电子元件与第二电子元件。

根据本发明的另一方面，提出一种半导体封装结构的制造方法，包括以下步骤。提供一第一基板，第一基板具有一第一上表面。形成至少一第一贯孔穿过第一基板。提供一第二基板，第二基板具有一第二上表面。堆迭第一基板于第二基板之上。配置一第一电子元件于至少一第一贯孔内。配置一第二电子元件于第一上表面，且第二电子元件的厚度小于第一电子元件的厚度。提供一绝缘材料于第一上表面上，且绝缘材料环绕第一电子元件与第二电子元件。形成一布线结构于绝缘材料上，其中布线结构包括一图案化导电层，且图案化导电层电性连接第一电子元件与第二电子元件。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1绘示本发明实施例的半导体封装结构的剖视图。。

图2A～2K绘示本发明实施例的半导体封装结构的制造流程剖视图。

图3A、3B绘示本发明另一实施例的半导体封装结构的部分制造流程剖面图。

图4A～4E绘示本发明另一实施例的半导体封装结构的部分制造流程剖面图。

主要元件符号说明：

100、200、300：半导体封装结构

10、15、17、20、25：基板

11、21、171、251：表面

12、16、18：贯孔

13、13’：电路层

30、35、40：电子元件

50、51、52：绝缘材料

55：开孔

60：布线结构

61：图案化导电层

70、75：黏着层

80：铜垫层

90：图案化抗焊层

92：锡球

C₁、C₂：孔径

D₁：距离

T₁、T₂：厚度

具体实施方式

以下是提出实施例进行详细说明，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的图式是省略不必要的元件，以清楚显示本发明的技术特点。