[发明专利]一种脉冲电镀方法及其应用

说明书

技术领域

本发明属于半导体互连工艺技术领域，具体涉及一种脉冲电镀方法及其应用，特别涉及一种将诸如铜、镍、铝的金属填充到通孔的电镀方法及其应用。

背景技术

随着超大规模集成电路中器件特征尺寸的进一步缩小, 互连线的RC 延迟和电迁移引起的可靠性问题逐渐成为影响电路速度的主要矛盾。因此, 寻找电阻率较低的导电材料和介电常数较低的介质材料的研究成为深亚微米集成电路工艺的一大发展方向。

由于金属在刻蚀过程中产生的氯化物不易挥发，所以采用一般的等离子体腐蚀不容易制备图形。现在国际上的布线技术路线都采用镶嵌工艺,即先在介质上刻好所需的沟槽，然后在其上生长一薄层扩散阻挡层，再进行填充，最后通过化学机械抛光技术，将上层多余的金属和扩散阻挡层去掉。因此，在深微米刻槽中淀积出空洞和裂缝较少的金属填充技术是金属镶嵌工艺中的关键技术之一。

目前，所研究的金属的淀积技术中主要包括溅射法、化学气相淀积法(CVD) 及电镀法等几种。但溅射法台阶覆盖性较差; CVD法淀积速率较慢，且费用及杂质含量均较高，而且当槽宽小于0.4微米时，采用CVD 法所淀积的金属的抗电迁移性有明显的下降。而电镀技术则具有淀积速率快、费用较低、淀积温度较低(室温即可)等优点，使其成为ULSI金属互连线技术中金属淀积技术的主流。

在目前的集成电路制造中，芯片的布线和互连几乎全部是采用直流电镀的方法获得金属镀层，但是由于金属离子趋近阴极不断被沉积，因而不可避免地造成浓差极化，从而使电镀层均匀性受到影响；而且随着芯片尺寸越来越小，用于连接层间线路的通孔深宽比会越来越大，从而使这种效应变得尤其严重，导致金属内产生大量缺陷和微空穴，严重时可能会导致通孔断路，进而影响芯片的性能及良率。

目前，关于脉冲电镀在集成电路金属互连线中的应用研究越来越受到重视，脉冲电镀金属所依据的电化学原理是利用脉冲张驰增加阴极的活化极化，降低阴极的浓差极化，从而改善镀层的物理化学性能。在脉冲电镀在电流导通时，接近阴极的金属离子被充分地沉积；当电流关断时，阴极周围的放电离子又得到补充，这样就极大的缓解了直流电镀时阴极金属离子浓度降低的问题。然而这种方法需要比较长的电流关断时间，而且仅依靠离子浓度梯度来恢复离子浓度效率很低，造成电镀时间很长、离子浓度恢复不稳定，影响电镀后镀层的性能和效果。

发明内容

针对上述现有技术中存在的问题，本发明提供一种脉冲电镀方法，以解决现有技术的不足。

本发明提供一种脉冲电镀方法，包括：若干个阶段，每个阶段包括若干个周期；每个周期为施加一个正向脉冲，再施加一个反向脉冲，反向脉冲的电流大于正向脉冲的电流，反向脉宽短于正向脉宽，反向脉间和正向脉间相同；其中，每个阶段中的正向脉间和反向脉间不变；后一个阶段的正向脉间短于前一个阶段的正向脉间。

进一步，本发明提供一种脉冲电镀方法，阶段的数量为3-6个。

进一步，本发明提供一种脉冲电镀方法，每个阶段包括的周期数量为10-30个。

进一步，本发明提供一种脉冲电镀方法，正向脉冲电流为3-50安培，负向脉冲电流为5-60安培。

进一步，本发明提供一种脉冲电镀方法，正向脉宽为5-30秒，反向脉宽为2-10秒。

进一步，本发明提供一种脉冲电镀方法，正向脉宽和反向脉宽之和：正向脉间为5:1-10:1。

另外，本发明提供一种脉冲电镀方法，可以用于金属互连结构的制备中，其步骤为：

步骤A.在衬底上，沉积绝缘介质层；

步骤B.光刻刻蚀形成互连的沟槽或者通孔；

步骤C.在沟槽或通孔内沉积扩散阻挡层；

步骤D.沉积籽晶层；

步骤E.采用上述的脉冲电镀的方法进行电镀；

步骤F.采用化学机械抛光方式去除多余的物质，获得平整的晶片表面。

进一步，本发明提供一种金属互连结构的制备方法，步骤C中的扩散阻挡层采用物理气相淀积法或原子层淀积法制备。

发明的作用和效果