[发明专利]定向自组装制程/邻近校正的方法

说明书

技术领域

本揭露的实施例关于制造集成电路的方法。更详而言之，本揭露的实施例关于集成电路(IC)设计中定向自组装制程/邻近校正(DSA PC)的方法。

背景技术

半导体装置通常包含形成于基板上方的电路网。该装置可由数个电路布线层所组成，并有各种互连用以将这些电路布线层与彼此以及位于其下方的晶体管连接。一般而言，形成导孔或接点通孔为制造程序的一环，其可转移至另一层并由金属填补以形成互连，使得电路中诸层皆与彼此电性互通。形成互连的先前技术方法一般仰赖一系列的光刻与蚀刻步骤以定义导孔的位置与尺寸，其进而定义相对应的互连的位置与尺寸。为此，可采用光阻与硬屏蔽。然而，用于大量制造的传统光学光刻技术(如193奈米干式与浸润式光刻)其所形成的特征尺寸已经达到了光刻工具的分辨率极限。

制造出具有较小关键尺寸(CD)、较密脚距、及较佳CD一致性的导孔是未来科技节点的主要挑战；然而，使用传统光学光刻来印刷导孔图案超越22奈米节点的困难可想而知，即使是使用昂贵且复杂的双图案程序、分辨率增强技术(运算光刻)、以及严格布线设计限制也是如此。遗憾的是，目前似乎没有替代的非光学光刻技术能够有较高的分辨率能力(如电子束光刻或极紫外光光刻(EUV))可用于短期未来内的高产量制程。虽然电子束直写光刻可具有相当高的分辨率，然而由于其为直写技术（direct-write technique），无法达到实用于量产制造所必须的晶圆产量标准。EUV光刻工具已经着手发展数年，然而仍然存有许多关于源极、集光镜(collection optics)、屏蔽、以及抗蚀剂的挑战，并可能使EUV光刻的实际应用延迟数年。除了上述关于导孔及接点的制造程序的问题与限制之外，可进一步推知该布线层中集成电路的制造也存在有类似挑战。

嵌段共聚物(BCP)图案可能是产生较小尺寸图案的解决方案，并因此受到重视。在正确的条件下，该共聚物相的嵌段可分割成微区(亦被称作「微相分离区」或「区」(domains))以减少总自由能，而在制程中，可形成相异化学成分的奈米级特征。嵌段共聚物形成上述特征的能力说明其用于奈米图案化的可行性，以及形成具有较小CD特征的可行范围，如此一来应能实现使用传统光刻技术时难以印刷的特征的建构。然而，若无任何来自基板的导引，一般而言，该自组装嵌段共聚物薄膜中的微区无法在空间上对位或对齐。

定向自组装(DSA)已被使用来解决空间对位或对准的问题。此方法结合自组装与光刻定义基板的态样以控制特定自组装BCP区域的空间配置。一种DSA技术为制图磊晶法(graphoepitaxy)，其中自组装是由光刻预图案化(pre-patterned)基板的形貌(topographical)特征所引导。BCP制图磊晶法提供子光刻、具有比预图案本身要小的特征尺寸的自组装特征。目前认为DSA可应用于互连制程(如使用制图磊晶定向)以及布线层中集成电路的制程(如使用化学磊晶(chemoepitaxy))。

本揭露的实施例关于集成电路(IC)设计中定向自组装制程/邻近校正(DSA PC)的方法。于集成电路(IC)设计中，定向自组装制程/邻近校正的目的为预测DSA定向图案的形状(例如，制图磊晶法或化学磊晶预图案中限制阱(confinement well)的形状)，其能形成所欲之DSA图案于制造集成电路的硅晶圆上。DSA PC在技术领域中亦指反DSA（inverse DSA）问题的解决方案。

在该领域中已知有数种用于DSA PC的方法。在一个实例中，H.-S.Philip Wong等人揭露一种实验性方法以解决使用DSA制图磊晶以使接点通孔图案化的特殊情形的DSA PC问题。(参见「嵌段共聚物定向自组装实现用于制造装置的子光刻图案化」，其为SPIE先进光刻2012座谈会的口头报告，并发行于SPIE先进光刻2012会刊)。此方法需要产生「字母」─一组小型接点通孔数组，其中各数组是使用特定形状的限制阱而被图案化。各限制阱的形状藉由实验方式进行参数研究所设计。为了此字母的各个接点通孔数组，该研究需要对限制阱参数设置的族系图案化(即对各该些阱进行DSA)，量测该些DSA程序的结果并决定能够得到该接点通孔所欲位置的参数范围。

然而，该先前技术方法将IC设计限制于有限的一组预先校准接点通孔数组，且只可用于制图磊晶。再者，此方法需要进行多组的实验性量测。而此解决方案所需的实验性参数设置/校准仅可完成相对少组的参数，并只能在限制范围内改变。