[发明专利]防止探针测试载物台漏电的方法

说明书

技术领域

本发明涉及半导体测试技术领域，尤其涉及原子力纳米探针测试，具体地说是一种防止探针测试载物台漏电的方法。

背景技术

原子力纳米探针（Atomic Force nano-Probe，AFP）测试在确认探针与测试电极接触是否良好时，要基于待测器件对载物台的漏电，当探针测试得到的漏电与理想状况相同时，即判定探针接触良好，从而使测试的数据具有可靠性、重复性。但此原理的弊端在于，这个漏电在测试的全过程中均存在，当需要判断器件漏电失效机理时，漏电流的数据将不再准确，以场效应晶体管为例，源、漏、栅、阱探测到的电流和不为零，证明确实有电流从待测器件的衬底流向载物台而无法被探针有效收集到。电流数据如下表：

ISIGIDIW6.58E-105E-147.27E-10-3.5E-07

上表中IS、IG、ID、IW分别为源（source）、栅（gate）、漏（drain）、阱（well）四极的电流，可见四个电流之和并不为零，且IW阱电流特别大，说明阱经过硅衬底到载物台之间存在350nA的较强漏电外泄，该漏电将导致待测器件的测试数据不够准确和可靠。因此，如何防止待测器件的衬底中的电流通过探针测试载物台外泄，影响测试数据准确性是亟待解决的问题。

中国专利（公开号：CN102109569A）公开了一种栅氧化层介质击穿测试方法，包括以下步骤：在探针卡上的探针中选取用于测试的测试探针；将所述测试探针与测试机连接，并在测试探针与测试机间的连接通路上连接限流电阻；将所述测试探针接触测试样品上与栅氧化层导通的焊点；通过所述测试机向所述测试样品上的栅氧化层施加从零伏开始随时间线性增加的电压，与此同时测得在各个电压值下栅氧化层上的电流值，直至测到的电流值增大到一定阈值，表示栅氧化层被击穿。该发明提供的探针卡及栅氧化层介质击穿测试方法在测试时可有效地防止栅氧化层被击穿时产生的较大漏电流对探针卡和测试机的损伤，且可保证增加了限流电阻后仍能准确的测试出栅氧化层的击穿电压。

中国专利（公开号：CN101424705A）公开了一种探针塔,用于晶片测试,包含:一圆形本体,配置有LCD测试区以及I/O测试区,且圆形本体具有一本体上座及一本体下座;多数群探针孔,配置在LCD测试区及I/O测试区,同时垂直贯穿本体上座及本体下座;以及多数群测试探针,配置在等探针孔内,以传递通过圆形本体的测试信号;多数群接地孔配置在I/O测试区;多数群接地针,以紧配方式嵌入于本体上座及本体下座其中之一的多数群接地孔,并电性导通至圆形本体,以将邻近的测试探针的噪声及漏电流接地;多数群间隔环,以绝缘材料制成,配置于探针孔的端部,以固定测试探针于圆形本体上,且提供测试探针及圆形本体的电性绝缘。

上述两个专利并未公开如何解决现有技术中待测器件的衬底中的电流通过探针测试载物台外泄，影响测试数据准确性的问题。

发明内容

针对上述存在的问题，本发明公开一种防止探针测试载物台漏电的方法，通过对待测器件与探针测试载物台的隔离，有效克服了现有技术中待测器件的衬底中的电流通过探针测试载物台外泄，影响测试数据准确性的问题；此外，通过对阱接触电极进行零电位偏置，还有效克服了由于待测器件与探针测试载物台隔离后，皮安电流（pico current）检测探针接触难以实现的问题。

为了实现上述目的，本发明采用如下技术方案：

一种防止探针测试载物台漏电的方法，应用于原子力纳米探针测试中，其中，采用如下步骤：

S1，提供一待测器件；