[发明专利]一种信息处理方法以及电子设备

权利要求书

1.一种信息处理方法，其特征在于，所述方法包括：

主可编程逻辑器件PLD通过N个数据管脚与一组串行通用输入/输出SGPIO总线的N根数据线对应相连，并通过所述一组SGPIO总线与至少两个从PLD进行通信，其中N为一个所述从PLD与所述SGPIO总线相连的管脚数量；以及

所述从PLD通过所述一组SGPIO总线与所述主PLD进行通信。

2.如权利要求1所述的方法，其特征在于，所述主PLD通过所述一组SGPIO总线与至少两个从PLD进行通信，包括：

所述主PLD按时钟周期向所述至少两个从PLD发送第一信息；

所述主PLD通过所述一组SGPIO总线与至少两个从PLD进行通信之后，还包括：

所述从PLD将收到的所述第一信息中的目的地址与自身对应的地址进行比较，并根据比较结果对所述第一信息中的第一数据进行处理。

3.如权利要求2所述的方法，其特征在于，所述从PLD根据比较结果对所述第一信息中的第一数据进行处理，包括：

所述从PLD在收到的所述第一信息中的目的地址与自身对应的地址相同后，保存所述第一信息中的第一数据；或

所述从PLD在收到的所述第一信息中的目的地址与自身对应的地址不相同后，丢弃所述第一信息中的第一数据。

4.如权利要求3所述的方法，其特征在于，所述从PLD通过所述一组SGPIO总线与所述主PLD进行通信，包括：

所述从PLD在收到的所述第一信息中的目的地址与自身对应的地址相同后，在之后的第M个数据加载周期向所述主PLD发送第二信息，M为正整数。

5.如权利要求1所述的方法，其特征在于，在N为4时，所述N根数据线包括一时钟线、一加载信号线、一数据输入线和一数据输出线；

所述主PLD的主时钟管脚与所述时钟线相连、主加载管脚与所述加载信号线相连、主数据输入管脚与所述数据输入线相连、主数据输出管脚与所述数据输出线相连；

所述从PLD的从时钟管脚与所述时钟线相连、从加载管脚与所述加载信号线相连、从数据输入管脚与所述数据输出线相连、从数据输出管脚与所述数据输入线相连。

6.如权利要求5所述的方法，其特征在于，所述从PLD在通过所述一组SGPIO总线与所述主PLD进行通信之后，还包括：

停止通过所述从数据输出管脚输出电平。

7.如权利要求5所述的方法，其特征在于，所述从数据输出管脚为漏极开路输出，所述数据输入线与用于拉高所述数据输入线电平的上拉电阻相连；

所述从PLD在通过所述一组SGPIO总线与所述主PLD进行通信之后，还包括：通过所述从数据输出管脚输出高电平。

8.一种电子设备，其特征在于，包括：主可编程逻辑器件PLD和至少两个从PLD，所述主PLD通过N个数据管脚与一组串行通用输入/输出SGPIO总线的N根数据线对应相连，其中N为一个所述从PLD与所述SGPIO总线相连的管脚数量；

所述主PLD，用于通过所述一组SGPIO总线与至少两个从PLD进行通信；

所述从PLD，用于通过所述一组SGPIO总线与所述主PLD进行通信。

9.如权利要求8所述的电子设备，其特征在于，所述主PLD具体用于：

按时钟周期向所述至少两个从PLD发送第一信息；

所述从PLD还用于：

将收到的所述第一信息中的目的地址与自身对应的地址进行比较，并根据比较结果对所述第一信息中的第一数据进行处理。

10.如权利要求9所述的电子设备，其特征在于，所述从PLD具体用于：

在收到的所述第一信息中的目的地址与自身对应的地址相同后，保存所述第一信息中的第一数据，或在收到的所述第一信息中的目的地址与自身对应的地址不相同后，丢弃所述第一信息中的第一数据。

11.如权利要求10所述的电子设备，其特征在于，所述从PLD具体用于：

在收到的所述第一信息中的目的地址与自身对应的地址相同后，在之后的第M个数据加载周期向所述主PLD发送第二信息，M为正整数。