[发明专利]一种信息处理方法以及电子设备

说明书

技术领域

本发明涉及电子技术领域，尤其涉及一种信息处理方法以及电子设备。

背景技术

随着科学技术的不断发展，电子技术也得到了飞速的发展，电子产品的种类也越来越多，人们对电子设备的要求也越来越高。例如，以服务器为例，随着信息化技术的大规模发展，对作为数据中心的重要组成部分的服务器的处理能力要求也越来越高，相应地，服务器能够实现的功能越来越强，规格也越来越高，当然复杂度也随之而增加，具体来讲，也即一台服务器内的单板数量和可编程逻辑器件PLD的数量越来越多，多个单板和多个可编程逻辑器件之间连接关系也越来越复杂。

目前，服务器主板上的主PLD与多个从PLD之间的数据通信通常是基于串行通用输入/输出SGPIO协议实现，SGPIO协议是采用4位信号线的点对点全双工通信接口，4位信号线分别为时钟线CLOCK、加载信号线LOAD、数据输入线DATAIN和数据输出线DATAOUT。主PLD每发送12个时钟和数据周期，输出一个LOAD信号，从PLD接收到LOAD信号完成12位数据的加载，PLD之间的通信就可以通过4位串行接口实现12位并行数据的双向传输。

但是，因主PLD与从PLD之间的通信方式为点对点，所以现有技术中存在主PLD数据管脚资源紧张，以及主PLD所在的主板和从PLD所在的从板之间的连接器管脚定义复杂的技术问题。

发明内容

本发明实施例通过提供一种信息处理方法以及电子设备，用以解决现有技术中存在的主PLD数据管脚资源紧张，以及主PLD所在的主板和从PLD所在的从板之间的连接器管脚定义复杂的技术问题。

本发明实施例提供了一种信息处理方法，所述方法包括：主可编程逻辑器件PLD通过N个数据管脚与一组串行通用输入/输出SGPIO总线的N根数据线对应相连，并通过所述一组SGPIO总线与至少两个从PLD进行通信，其中N为一个所述从PLD与所述SGPIO总线相连的管脚数量；以及所述从PLD通过所述一组SGPIO总线与所述主PLD进行通信。

可选地，所述主PLD通过所述一组SGPIO总线与至少两个从PLD进行通信，包括：所述主PLD按时钟周期向所述至少两个从PLD发送第一信息；所述主PLD通过所述一组SGPIO总线与至少两个从PLD进行通信之后，还包括：所述从PLD将收到的所述第一信息中的目的地址与自身对应的地址进行比较，并根据比较结果对所述第一信息中的第一数据进行处理。

可选地，所述从PLD根据比较结果对所述第一信息中的第一数据进行处理，包括：所述从PLD在收到的所述第一信息中的目的地址与自身对应的地址相同后，保存所述第一信息中的第一数据；或所述从PLD在收到的所述第一信息中的目的地址与自身对应的地址不相同后，丢弃所述第一信息中的第一数据。

可选地，所述从PLD通过所述一组SGPIO总线与所述主PLD进行通信，包括：所述从PLD在收到的所述第一信息中的目的地址与自身对应的地址相同后，在之后的第M个数据加载周期向所述主PLD发送第二信息，M为正整数。

可选地，在N为4时，所述N根数据线包括一时钟线、一加载信号线、一数据输入线和一数据输出线；所述主PLD的主时钟管脚与所述时钟线相连、主加载管脚与所述加载信号线相连、主数据输入管脚与所述数据输入线相连、主数据输出管脚与所述数据输出线相连；所述从PLD的从时钟管脚与所述时钟线相连、从加载管脚与所述加载信号线相连、从数据输入管脚与所述数据输出线相连、从数据输出管脚与所述数据输入线相连。

可选地，所述从PLD在通过所述一组SGPIO总线与所述主PLD进行通信之后，还包括：停止通过所述从数据输出管脚输出电平。

可选地，所述从数据输出管脚为漏极开路输出，所述数据输入线与用于拉高所述数据输入线电平的上拉电阻相连；所述从PLD在通过所述一组SGPIO总线与所述主PLD进行通信之后，还包括：通过所述从数据输出管脚输出高电平。

本发明实施例另一方面还提供一种电子设备，包括：主可编程逻辑器件PLD和至少两个从PLD，所述主PLD通过N个数据管脚与一组串行通用输入/输出SGPIO总线的N根数据线对应相连，其中N为一个所述从PLD与所述SGPIO总线相连的管脚数量；所述主PLD，用于通过所述一组SGPIO总线与至少两个从PLD进行通信；所述从PLD，用于通过所述一组SGPIO总线与所述主PLD进行通信。