[发明专利]形成半导体器件的双镶嵌结构的方法以及由其制造的半导体器件

说明书

相关申请的引用

本申请要求于2012年12月26日提交于韩国知识产权局的韩国专利申请号10-2012-0153753的优先权和权益，其全部内容包括在此以供参考。

技术领域

在制造半导体器件的方法中，本发明公开了为铜线形成双镶嵌结构的方法。

背景技术

随着出现对半导体器件整合的需求，采用铜（Cu）线工艺替代传统的铝（Al）线工艺，以及采用使用低介电常数（低k）材料层替代传统氧化层作为绝缘层的双镶嵌工艺来提高半导体器件的特性，例如运行速度、电阻等等。

双镶嵌工艺被划分为首先蚀刻通孔（via hole）然后形成槽孔（trench hole）的先通孔双镶嵌工艺（via-first dual damascene）（VFDD）以及首先蚀刻槽孔然后形成通孔的先槽孔双镶嵌工艺（trench-first dual damascene）（TFDD）。当在蚀刻通孔然后用硬掩模组合物填充之后蚀刻槽孔时，通过调节通孔顶角（via top corner）和槽孔底角（trench bottom corner）之间的角度，先通孔双镶嵌工艺对形成导线的后续工艺中提高效率具有重要影响。

发明内容

本发明的一个实施方式提供了通过旋转涂布硬掩模组合物来形成半导体器件的双镶嵌结构的方法，从而易于控制通孔顶角和槽孔底角之间的剖面。

另一个实施方式提供了根据形成双镶嵌结构的方法制造的半导体器件。

根据一个实施方式，提供了形成半导体器件的双镶嵌结构的方法，包括：（a）依次在衬底上形成第一绝缘层和第二绝缘层；（b）形成具有用于在第二绝缘层上形成通孔的图案的抗蚀剂掩模；（c）形成向下至第一绝缘层下端的通孔：（d）以旋转涂布法在通孔中和第二绝缘层上形成硬掩模层；（e）形成具有用于在硬掩模层上形成槽孔的图案的抗蚀剂掩模；（f）形成通过抗蚀剂掩模向下至第二绝缘层下端的第一槽孔；（g）分别去除通孔中和第二绝缘层上的硬掩模层的一部分；（h）通过去除通孔的顶角（top corner）和第一槽孔的底角（bottom corner）之间的第二绝缘层的一部分来形成第二槽孔；（i）去除保留在通孔中和第二绝缘层上的硬掩模层；以及（j）通过用导电材料填充通孔和槽孔来形成上部导线。

第二槽孔的下端可以具有弯曲形状。

硬掩模层的形成（d）可以包括在约200℃至约500℃下的热处理。

另外，在抗蚀剂掩模的形成（e）之前，可以进一步在硬掩模层上形成包含硅的辅助层。

另外，在硬掩模层的形成（d）之前，可形成底部抗反射涂层（BARC）。

在（d）中，硬掩模层可以具有约至约的厚度。

在（f）中，当深度总和为100%时，第一槽孔可以具有第一绝缘层和第二绝缘层的深度总和约40%至约80%的深度。

在（g）中，保留在通孔中和第二绝缘层上的硬掩模层可以分别具有约至约的高度以及约至约的高度。

根据另一个实施方式，提供了以形成双镶嵌结构的方法制造的包含多种图案的半导体器件。

本发明通过以旋转涂布法使用硬掩模组合物设计出了通孔顶角和槽孔底角的结构，这对于后续工艺是有利的。

附图说明

图1示出流程图，说明根据本发明的一个实施方式形成半导体器件的双镶嵌结构的方法。

具体实施方式

下面参考附图更全面地描述本公开，其中示出本公开的示例性实施方式。然而，本公开能够以多种不同形式实施，而不应认为限于在此给出的示例性实施方式。

应该理解的是，当元件，例如层、膜、区域或者衬底被提到“在”其他元件“上”时，它可以直接在其他元件上或者还可以存在插入元件。相反，当元件被提到“直接在”其他元件“上”时，则不存在插入元件。

在下文中，参考图1示出根据本发明的一个实施方式形成半导体器件的双镶嵌结构的方法。

图1是流程图，说明了根据本发明的一个实施方式形成半导体器件的双镶嵌结构的方法。

根据形成半导体器件的双镶嵌结构的方法，第一绝缘层3和第二绝缘层7依次形成于衬底1上。

衬底1具有金属线（未示出）或者下部结构，如半导体器件等等。另外，可在第一绝缘层3和衬底1之间形成蚀刻终止层（未示出）。

第一绝缘层3和第二绝缘层7可由在半导体器件的双镶嵌工艺中使用的传统绝缘材料形成，例如TEOS（原硅酸四乙酯）。