[发明专利]一种横向高压器件漂移区的制造方法

说明书

技术领域

本发明涉及半导体技术，具体的说是涉及一种用于横向高压器件漂移区的耐压结构的工艺制造方法。

背景技术

传统功率器件为实现高击穿电压需要应用较长且掺杂浓度较低的漂移区，这将增大器件面积，导致器件的比导通电阻增大。为了缩短器件的漂移区长度，通过槽氧化层耐压来缩短漂移区的长度，进而降低器件的比导通电阻，在2013年的ISPSD会议上发表的“Ultra-low Specific On-resistance SOI High Voltage Trench LDMOS with Dielectric Field Enhancement Based on ENBULF Concept”，该文提出了一种加入N型条和P型条的槽型漂移区结构。在反向偏压下，P条和N条提供的正负电荷增强了介质槽中的电通量密度，使得介质槽电场增强从而提高器件耐压，同时该结构垂直方向上类超结结构也能提高器件纵向耐压，而且该结构在器件表面使用临济击穿电场更高的介质槽承担器件耐压，从而这种结构在漂移区内引入P条和N条减小版图面积，缓解了器件比导通电阻与耐压的矛盾关系；另一方面，P型掺杂条辅助耗尽，增大器件的漂移区浓度从而降低器件比导通电阻。同时，利用一般的掺杂工艺无法得到高深宽比的P型条和N型条状结构。

发明内容

本发明所要解决的，就是针对上述问题，提出一种可以制造横向高压器件漂移区的耐压结构的工艺方法。

本发明解决上述技术问题所采用的技术方案是：一种横向高压器件漂移区的制造方法，其特征在于，包括以下步骤：

第一步：在横向高压器件漂移区上刻蚀出第一深槽，对第一深槽进行填充并形成第一导电类型杂质条；

第二步：在横向高压器件漂移区上刻蚀出第二深槽，对第二深槽进行填充并形成第二导电类型杂质条；

第三步：在横向高压器件漂移区上刻蚀出第三深槽，在第三深槽中填充介质形成介质槽，介质槽的两侧分别与第一导电类型杂质条和第二导电类型杂质条连接。

具体的，每一步中进行刻蚀前均在横向高压器件漂移区上生长刻蚀阻挡层，所述刻蚀阻挡层为光刻胶或氧化层。

具体的，所述第一步中对第一深槽进行填充并形成第一导电类型杂质条的具体方法为：

通过外延生长对第一深槽进行填充，并在外延生长的同时掺杂第一杂质，再利用平坦化工艺去除漂移区上外延掺杂多余部分。

具体的，所述第二步中对第二深槽进行填充并形成第二导电类型杂质条的具体方法为：

通过外延生长对第二深槽进行填充，并在外延生长的同时掺杂第二杂质，再利用平坦化工艺去除漂移区上外延掺杂多余部分。

具体的，所述第三步中在第三深槽中填充介质形成介质槽为通过淀积法或氧化法填充氧化物形成介质槽，再利用平坦化工艺去除在生长介质过程中漂移区上产生的多余部分。

具体的，所述第一杂质为P型杂质，第一导电类型杂质条为P型杂质条，第二杂质为N型杂质，第二导电类型杂质条为N型杂质条。

具体的，所述第一杂质为N型杂质，第一导电类型杂质条为N型杂质条，第二杂质为P型杂质，第二导电类型杂质条为P型杂质条。

本发明的有益效果为，缓解了器件比导通电阻与耐压的矛盾关系，并且介质槽形成折叠漂移区，可缩小有源区面积，能够显著降低比导通电阻；在工艺上，实现了利用传统掺杂或者注入技术无法得到的本发明提出的PN条状耐压结构的工艺制造，同时制造过程中可以通过控制介质槽的深宽比，漂移区长度，N（P）型条的掺杂剂量，以及漂移区的浓度来控制器件的耐压；利用本发明所述的工艺，最高可实现BV=684V的耐压结构的制造。

附图说明

图1是横向高压器件的耐压结构示意图；

图2是本发明的先进行N型条掺杂的工艺流程图；

图3是本发明的先进行P型条掺杂的工艺流程图；

图4是本发明的工艺流程中完成第一次深槽刻蚀后的漂移区结构示意图；

图5是本发明的工艺流程中完成N型条外延掺杂后的漂移区结构示意图；

图6是本发明的工艺流程中完成N型条外延掺杂并进行第一次平坦化后的漂移区结构示意图；

图7是本发明的工艺流程中完成第二次深槽刻蚀后的漂移区结构示意图；

图8是本发明的工艺流程中完成P型条外延掺杂后的漂移区结构示意图；

图9是本发明的工艺流程中完成P型条外延掺杂并进行第二次平坦化后的漂移区结构示意图；

图10是本发明的工艺流程中完成第三次深槽刻蚀后的漂移区结构示意图；

图11是本发明的工艺流程中形成介质槽后的漂移区结构示意图；