[发明专利]一种基于框架采用开孔优化技术的扁平封装件及其制作工艺

说明书

技术领域

本发明属于集成电路封装技术领域，具体是一种基于框架采用开孔优化技术的扁平封装件及其制作工艺。 

背景技术

QFN（四面扁平无引脚封装）及DFN（双扁平无引脚封装）封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3)而发展起来的、适用于高频、宽带、低噪声、高导热、小体积，高速度等电性要求的中小规模集成电路的封装。我们知道QFN/DFN封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。但目前大部分半导体封装厂商QFN/DFN的制造过程中都面临一些工艺困惑，原因是现有QFN/DFN工艺的塑封工序中，由于框架结构的局限性，使用的台阶状引线框架的防缺陷（分层）工艺措施也并非完全有效，导致QFN/DFN封装存在以下不足： 

1、框架的载体及引脚部分与塑封料的结合力不好，当受外界环境的影响，会造成产品产生缺陷(分层)；或外露载体（基岛）上有较厚的溢料，给后续去溢料带来困难，增加了产生分层缺陷的机率；

2、QFN、DFN系列扁平封装件使用的框架有较高的模具开发费用，致使成本增加，且台阶形状无法有效控制。

发明内容

为了克服上述现有技术存在的问题，本发明提供了一种基于框架采用开孔优化技术的扁平封装件及其制作工艺，使得集成电路框架与塑封体结合更加牢固，不受外界环境影响。 

一种基于框架采用开孔优化技术的扁平封装件主要由引线框架、粘片胶、芯片、键合线、上开孔、塑封体和下开孔组成；所述引线框架和芯片通过粘片胶连接，键合线从芯片连接到引线框架，所述引线框架上有上开孔和下开孔，塑封体包围了引线框架、粘片胶、芯片、键合线、上开孔和下开孔，芯片、键合线、引线框架构成了电路的电源和信号通道。 

一种基于框架采用开孔优化技术的扁平封装件的制作工艺的流程为：引线框架上开孔→晶圆减薄→划片→上芯（粘片）→压焊→塑封→后固化→产品分离→检验→包装→入库。  

附图说明

 图1为框架引脚开孔俯视图； 

图2为引线框架开孔后剖面图；

图3为产品上芯后剖面图；

图4为产品压焊后剖面图；

图5为产品塑封后剖面图；

图6为产品后固化后剖面图；

图7为成品剖面图。

图中，1为引线框架，2为粘片胶，3为芯片，4为键合线，5为上开孔，6为塑封体，7为下开孔。 

具体实施方式

下面结合附图对本发明做一具体描述。 

如图7所示，一种基于框架采用开孔优化技术的扁平封装件主要由引线框架1、粘片胶2、芯片3、键合线4、上开孔5、塑封体6和下开孔7组成；所述引线框架1和芯片3通过粘片胶2连接，键合线4从芯片3连接到引线框架1，所述引线框架1上有上开孔5和下开孔7，塑封体6包围了引线框架1、粘片胶2、芯片3、键合线4、上开孔5和下开孔7，芯片3、键合线4、引线框架1构成了电路的电源和信号通道。 

如图1到图7所示，一种基于框架采用开孔优化技术的扁平封装件的制作工艺的流程为：引线框架上开孔→晶圆减薄→划片→上芯（粘片）→压焊→塑封→后固化→产品分离→检验→包装→入库。 

如图1到图7所示，一种基于框架采用开孔优化技术的扁平封装件的制作工艺，按照以下步骤进行： 

    1、引线框架上开上开孔和下开孔；

2、减薄：晶圆减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ；

3、划片：150μm以上晶圆同普通QFN/dfn划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；

4、上芯（粘片）：既可采用粘片胶又可采用胶膜片（DAF）上芯；

5、压焊：压焊同常规QFN/DFN工艺相同；

6、塑封：同常规QFN/DFN工艺相同；

7、后固化、磨胶、锡化、打印、产品分离、检验、包装等均与常规QFN/DFN工艺相同。

传统冲压框架在塑封工序塑封料填充后，由于框架本身平整光滑，塑封料与框架之间的结合度低，极易出现分层的情况，封装件可靠性得不到保证。本发明采用的不同于以往的冲压框架，在框架上用冲孔或钻孔的方法开孔后，塑封时塑封料会自动填入上开孔和下开孔中，在框架与塑封料之间形成有效的防拖拉结构，大大降低封装件分层情况的发生机率，极大提高产品可靠性，优于传统半蚀刻冲压框架的塑封效果。