[发明专利]多电压域的高压侧电路及半导体结构、电平移位电路

说明书

技术领域

本发明涉及集成电路技术领域，更具体地说，涉及一种多电压域的高压侧电路及半导体结构、电平移位电路。

背景技术

目前，当功率集成电路的高压侧需要多个电压域时，通常为提供一个次高电压，以及提供多个彼此独立的高电压，取多个高电压和该一个次高电压的差值，从而得到多个不同的电压域。

参考图1a所示，为现有的一种多电压域的高压侧电路，包括三个PMOS场效应晶体管和三个NMOS场效应晶体管，将一个PMOS场效应晶体管和一个NMOS场效应晶体管组合为一个单元，分别为第一单元100、第二单元200和第三单元300。其中，第一单元100的PMOS场效应晶体管的源极连接第一高电压Vcc1，PMOS场效应晶体管的漏极连接NMOS场效应晶体管的漏极，NMOS场效应晶体管的源极连接次高电压Vss；第二单元200的PMOS场效应晶体管的源极连接第二高电压Vcc2，PMOS场效应晶体管的漏极连接NMOS场效应晶体管的漏极，NMOS场效应晶体管的源极连接次高电压Vss；第三单元300的PMOS场效应晶体管的源极连接第三高电压Vcc3，PMOS场效应晶体管的漏极连接NMOS场效应晶体管的漏极，NMOS场效应晶体管的源极连接次高电压Vss。若第一单元100、第二单元200和第三单元300分别需要不同的电压域时，将第一高电压Vcc1、第二高电压Vcc2和第三高电压Vcc3分别取不同的值，Vcc1、Vcc2和Vcc3与Vss之间的差值即为三个不同的电压域。

但是采用上述连接形式时，使得多电压域的高压侧电路所对应的半导体结构的占用的面积大，不利于缩小集成芯片的面积，无法满足现代集成芯片小型化的要求。

发明内容

有鉴于此，本发明提供一种多电压域的高压侧电路及半导体结构、电平移位电路，缩小了电路对应的半导体结构的占用面积，进而使得集成芯片减小，满足现代集成芯片小型化的要求。

为实现上述目的，本发明提供如下技术方案：

一种多电压域的高压侧电路，包括：

n个PMOS场效应晶体管，所述n个PMOS场效应晶体管均连接同一个高电压，所述n至少为2；

n个NMOS场效应晶体管，所述n个NMOS场效应晶体管分别连接第一次高电压～第n次高电压；

所述n个PMOS场效应晶体管与所述n个NMOS场效应晶体管一一对应耦合，所述第一次高电压～第n次高电压均不小于零，且所述第一次高电压～第n次高电压均小于所述高电压。

优选的，所述n个PMOS场效应晶体管的源极均连接同一个高电压，所述n个NMOS场效应晶体管的源极分别连接第一次高电压～第n次高电压。

优选的，所述n个PMOS场效应晶体管的漏极分别连接所述n个NMOS场效应晶体管的漏极。

一种半导体结构，其特征在于，用于实现上述的多电压域的高压侧电路，包括：

P型硅衬底；

位于所述P型硅衬底上的N阱；

位于所述N阱上的n个P阱，所述n至少为2；

所述N阱中形成有n个PMOS场效应晶体管，所述N阱作为所述n个PMOS场效应晶体管的共同衬底，所述N阱用于连接高电压；

所述n个P阱中分别形成有一个NMOS场效应晶体管，所述P阱作为与其对应的所述NMOS场效应晶体管的衬底，所述n个P阱分别用于连接第一次高电压～第n次高电压，且所述第一次高电压～第n次高电压均不小于零，且所述第一次高电压～第n次高电压均小于所述高电压；

位于所述N阱四周的N阱隔离层；

位于所述n个P阱四周的第一P阱隔离层～第nP阱隔离层。

优选的，所述第一P阱隔离层～第nP阱隔离层的厚度均小于所述N阱隔离层的厚度。

一种电平移位电路，包括：反相器、第二PMOS场效应晶体管、第三PMOS场效应晶体管、第二NMOS场效应晶体管和第三NMOS场效应晶体管；

所述反相器的第一连接端、第二PMOS场效应晶体管的源极和第三PMOS场效应晶体管的源极均连接同一高电压；所述反相器的第二连接端、第二NMOS场效应晶体管的源极和第三NMOS场效应晶体管的源极分别连接第一次高电压～第三次高电压，所述第一次高电压～第三次高电压均不小于零，所述第二次高电压与第三次高电压相等，且所述第一次高电压～第三次高电压均小于所述高电压；

所述反相器的输入端与所述第二PMOS场效应晶体管的栅极相连作为所述电平移位电路的输入端，所述反相器的输出端连接所述第三PMOS场效应晶体管的栅极；