[发明专利]闪存及其相关程划方法

说明书

技术领域

本发明是关于一种闪存，且特别是有关于能够同时程划(program)多个位(bit)的闪存及其相关程划方法。

背景技术

闪存为可电性程划(可重复写入)的非易失性数据储存提供了一优秀的解决方案，故已被广泛运用于数据的储存。

请参照图1，其所绘示为已知闪存示意图。闪存包括存储阵列(memory array)10、以及路径控制电路(path control circuit)18。其中，存储阵列10由多个存储单元11、12形成。每个存储单元11、12皆包括一选择晶体管与一储存晶体管，且储存晶体管可以是一金属氧化物半导体晶体管，其包括栅极、漏极、源极与电荷储存结构，例如一浮接栅极(floating gate)。其中，每个存储单元中11、12中的储存晶体管Ma、Mb皆可储存数据，例如1位的数据。

如图1所示，第一存储单位11包括有晶体管Pa与Ma，分别为选择晶体管与储存晶体管；第二存储单位12则设有晶体管Pb与Mb，分别为选择晶体管与储存晶体管。其中，选择晶体管为p沟道金属氧化物半导体晶体管，储存晶体管则是具有电荷储存结构的p沟道金属氧化物半导体晶体管。晶体管Pa与Pb的源极耦接一电源电压V1，栅极则于节点n0共同耦接一选择电压Vsel。晶体管Ma与Mb的栅极沿一控制线而于节点n1(一控制线端)共同耦接一程划电压Vpgm。晶体管Ma、Mb的漏极连接至路径控制电路18。

基本上，在程划第一存储单位11的期间，路径控制电路18先导通第一存储单元11而断路其它存储单元。并且，选择电压Vsel被设定成可使晶体管Pa导通，使一第一程划电流Ipgm1根据程划电压Vpgm而导通于晶体管Ma的漏极与源极间。因此，第一程划电流Ipgm1通过晶体管Ma时，将使得电荷(如电子)被注入至浮接栅极，让储存晶体管的临限电压(threshold voltage)随之改变，藉此程划该晶体管Ma(储存晶体管)。

当第一存储单位11程划完毕后，继续程划第二存储单位12。同理，在程划第二存储单位12的期间，路径控制电路18先导通第二存储单元12而断路其它存储单元。并且，选择电压Vsel被设定成可使晶体管Pb导通，使一第二程划电流Ipgm2(未绘示)根据程划电压Vpgm而导通于晶体管Mb的漏极与源极间。因此，第二程划电流Ipgm2通过晶体管Mb时，将使得电荷(如电子)被注入至浮接栅极，让储存晶体管的临限电压随之改变，藉此程划该晶体管Mb。

再者，利用相同的方式继续程划下一个存储单元，直到所有的存储单元皆完成程划为止。

由以上说明可知，已知闪存需要逐一进行存储单元的程划，也就是每次仅进行1位的程划，亦即，每次仅进行一个储存晶体管的程划。由于每个储存晶体管的特性不一，在程划的过程中需要根据每个储存晶体管的特性来改变程划电压Vpgm藉以控制各别的程划电流，以完成各别储存晶体管的程划。因此，已知闪存无法同时程划多个位，所以已知闪存进行程划的时间将会很冗长。

发明内容

本发明着重于提供一种可同时程划多个位的闪存，以有效地降低程划时间。

本发明是有关于一种闪存，包含：一程划电压产生器，于检测周期时提供固定值的程划电压，于程划周期时提供动态调整的该程划电压；多个存储单元，接收该程划电压并于多条数据线上产生多个漏极电流与多个数据线电压；一限流单元，连接至该些数据线，该限流单元接收一参考电流与一参考电压以控制该些漏极电流；以及一多位程划控制单元，连接至该些数据线；其中，该多位程划控制单元于该检测周期时，检测出该些数据线中的一特定数据其电压值为最低；并且，于该程划周期时，将该特定数据线电压作为一反馈电压传递至该程划电压产生器以产生动态调整的该程划电压。

本发明还提出一种闪存中同时程划多个存储单元的方法，包含下列步骤：提供一初始电压至多个存储单元；在多个存储单元之中决定一特定存储单元，其具有最小的一临限电压；以及利用该特定存储单元的一数据线电压变化所对应产生的一程划电压来同时程划该些存储单元。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1所绘示为已知闪存示意图。

图2A所绘示为运用于程划单一存储单元的电路示意图。

图2B为程划周期中的程划电流Ipg、反馈电压VFB、与程划电压Vzcl的示意图。

图3所绘示为本发明闪存示意图。

图4A至图4C所绘示为本发明闪存的具体实施例。