[发明专利]门级仿真中验证时序问题的系统及方法

权利要求书

1.一种用于在集成电路设计的门级仿真中验证时序问题的系统，所述集成电路设计具有多个单元，所述系统包括：

存储器，用于存储所述集成电路设计和指令；以及

处理器，耦接到所述存储器，其中所述指令在所述处理器上执行以运行所述集成电路设计的行为模型的仿真例程，并获取第一仿真结果，其中所述处理器包括，

用于如果所述第一仿真结果在单元处产生可能的时序冲突，与强制的不确定值对应，则强制所述单元的仿真输出为第一值，重新运行所述仿真例程，并获取第二仿真结果的装置，

用于如果所述第二仿真结果在所述单元处产生明显的时序冲突，则产生所述单元处的所述明显的时序冲突的报告的装置；

用于如果所述第二仿真结果并不在所述单元处产生明显的时序冲突，则产生所述单元的仿真输出的状态和所述第一值的报告，强制所述单元的仿真输出为第二值，重新运行所述仿真例程，并获取第三仿真结果的装置；

用于如果所述第三仿真结果在所述单元处产生明显的时序冲突，则产生所述单元处的所述明显的时序冲突的报告的装置；以及

用于如果所述第三仿真结果在所述单元处并不产生明显的时序冲突，则完成所述仿真的装置。

2.如权利要求1所述的系统，其中所述第一值是随机值。

3.一种用于在集成电路设计的门级仿真中验证时序问题的方法，所述集成电路设计具有多个单元，所述方法包括：

运行所述设计的行为模型的仿真例程，并获取第一仿真结果；

如果所述第一仿真结果在单元处产生可能的时序冲突，与强制的不确定值对应，则强制所述单元的仿真输出为第一值，重新运行所述仿真例程，并获取第二仿真结果；

如果所述第二仿真结果在所述单元处产生明显的时序冲突，则产生所述单元处的所述明显的时序冲突的报告；

如果所述第二仿真结果并不在所述单元处产生明显的时序冲突，则产生所述单元的仿真输出的状态和所述第一值的报告，强制所述单元的仿真输出为第二值，重新运行所述仿真例程，并获取第三仿真结果；

如果所述第三仿真结果在所述单元处产生明显的时序冲突，则产生所述单元处的所述明显的时序冲突的报告；以及

如果所述第三仿真结果在所述单元处并不产生明显的时序冲突，则完成所述仿真。

4.如权利要求3所述的方法，其中利用从库中选择的标准单元编译所述集成电路设计的门级设计，其行为模型中的至少一些包括用于将单元仿真输出强制为所述第一值或第二值的配置。

5.如权利要求4所述的方法，其中所述用于强制所述单元仿真输出的配置用所述单元仿真输出的所述第一值或所述第二值替换以另外的方式将获得的单元输出的值。

6.如权利要求3所述的方法，其中所述第一值是随机值。

7.如权利要求3所述的方法，其中：

如果所述第一仿真结果在多个单元处产生可能的时序冲突，则强制所述多个单元的仿真输出为相应的第一值，然后重新运行所述仿真例程，并获取第二仿真结果；

如果所述第二仿真结果在所述多个单元中的一个或多个单元处产生明显的时序冲突，则产生在所述多个单元处，存在或不存在明显的时序冲突、所述第一值以及仿真输出的状态的报告；

至少对于其结果是没有明显的时序冲突的单元或多个单元，强制所述单元或多个单元的仿真输出为与相应的第一值不同的第二值，重新运行所述仿真例程，并获取第三仿真结果；以及

如果对于所述第二值也不呈现明显的时序冲突，则利用所述仿真例程的重复再次重新运行所述仿真，并进行报告直至识别出所述第一仿真结果的时序冲突的源。

8.如权利要求3所述的方法，其中完成所述仿真包括：检查仿真处理是否完成，以及如果未完成，则运行另外的仿真例程。

9.如权利要求3所述的方法，其中所述单元中的至少一些时序地连接。