[发明专利]低功率保护电路

权利要求书

1.一种低功率保护电路，适用于具有双操作电压的动态随机存取存储器，其特征在于，包括：

一第一电压检测器，接收一电压启动信号并通过检测所述电压启动信号的电压电平而产生一高压泵致能信号；

一脉冲产生电路，接收所述电压启动信号并根据所述电压启动信号而产生一电压启动脉冲；

一SR锁存器，具有一设定端、一第一与一第二重置端与一输出端，所述设定端接收所述电压启动脉冲，所述第一与第二重置端依序接收所述高压泵致能信号与反向电压启动信号，而且所述输出端产生一输出信号；

一第二电压检测器，接收所述输出信号并通过检测所述输出信号的电压电平而产生一低压泵致能信号；以及

一输出逻辑操作电路，接收所述低压泵致能信号与所述高压泵致能信号，并根据所述低压泵致能信号与所述高压泵致能信号而产生一泵致能信号，

其中，所述泵致能信号用于致能或禁能所述动态随机存取存储器的电压泵电路的操作。

2.根据权利要求1所述的低功率保护电路，其特征在于，所述双操作电压是一第一操作电压与一第二操作电压，且所述第一操作电压的电压电平大于所述第二操作电压的电压电平。

3.根据权利要求1所述的低功率保护电路，其特征在于，所述电压启动信号的产生是依据所述第二操作电压的所述电压电平是否大于电压启动电平，

其中所述电压启动电平是一预设值。

4.根据权利要求1所述的低功率保护电路，其特征在于，所述第一电压检测器包括：

一第一晶体管，具有第一端、第二端以及控制端，所述第一晶体管的第一端耦接到一第一操作电压，所述第一晶体管的控制端接收所述电压启动信号；

第二晶体管，具有第一端、第二端以及控制端，所述第二晶体管的第一端耦接到所述第一晶体管的第二端，所述第二晶体管的控制端耦接到一参考接地；

一第三晶体管，具有第一端、第二端以及控制端，所述第三晶体管的第一端耦接到所述第二晶体管的第二端，所述第三晶体管的控制端耦接到所述第一晶体管的控制端以接收所述电压启动信号，所述第三晶体管的第二端耦接到所述参考接地；以及

一非门，所述非门的输入端耦接到所述晶体管的第二端，且所述非门的输出端产生所述高压泵致能信号。

5.根据权利要求4所述的低功率保护电路，其特征在于，所述第一与第二晶体管是P型晶体管且所述第三晶体管是N型晶体管。

6.根据权利要求1所述的低功率保护电路，其特征在于，所述输出逻辑操作电路在所述低压泵致能信号与所述高压泵致能信号上执行或逻辑操作，以产生所述泵致能信号。

7.根据权利要求6所述的低功率保护电路，其特征在于，所述输出逻辑操作电路包括：

一或非门，接收所述低压泵致能信号与所述高压泵致能信号；以及

一非门，所述非门的输入端耦接到所述或非门的输出端，所述非门的输出端产生所述泵致能信号。

8.根据权利要求1所述的低功率保护电路，其特征在于，所述第二电压检测器包括：

一第一晶体管，具有第一端、第二端以及控制端，所述第一晶体管的第一端耦接到一第一操作电压，所述第一晶体管的控制端接收所述输出信号；

一第二晶体管，具有第一端、第二端以及控制端，所述第二晶体管的第一端耦接到所述第一晶体管的第二端，所述第二晶体管的控制端耦接到一参考接地；

一第三晶体管，具有第一端、第二端以及控制端，所述第三晶体管的第一端耦接到所述第二晶体管的第二端，所述第三晶体管的控制端耦接到所述第一晶体管的控制端以接收所述输出信号，所述第三晶体管的第二端耦接到所述参考接地；以及

一非门，所述非门的输入端耦接到所述第二晶体管的第二端，且所述非门的输出端产生所述低压泵致能信号。

9.根据权利要求1所述的低功率保护电路，其特征在于，所述SR锁存器包括：

第一或非门，所述第一或非门的第一输入端接收所述电压启动脉冲；

第二或非门，所述第二或非门的第一输入端耦接到所述第一或非门的输出端，所述第二或非门的第二输入端接收所述高压泵致能信号，所述第二或非门的第三输入端接收反向电压启动信号，所述第二或非门的输出端耦接到所述第一或非门的第二输入端；以及

一非门，所述非门一输入端耦接到所述第一或非门的所述输出端，所述非门的输出端产生所述输出信号。

10.根据权利要求1所述的低功率保护电路，其特征在于，还包括：

一电压电平转换器，接收电压泵震荡器致能信号并转换所述电压泵震荡器致能信号的电压，用以产生经过电压转换的一电压泵震荡器致能信号；以及

一逻辑操作电路，接收所述经过电压转换的电压泵震荡器致能信号与所述泵致能信号，并且通过在所述经过电压转换的电压泵震荡器致能信号与所述泵致能信号上执行与运算或与非运算以产生一输出泵致能信号。