[发明专利]一种结调制型隧穿场效应晶体管及其制备方法

权利要求书

1.一种隧穿场效应晶体管，包括一个半导体衬底（1）、一个垂直沟道区（2）、一个高掺杂源区（4）、一个低掺杂漏区（8）、一个栅介质层（5）和一个控制栅（6），以及与控制栅（6）相连的栅电极（9），与高掺杂源区（4）连接的源电极（10）和与低掺杂漏区（8）连接的漏电极（11），其特征在于，半导体衬底（1）的上方为垂直沟道区（2），垂直沟道区（2）呈长方体状；垂直沟道区（2）的下方一侧为栅介质层（5）和控制栅（6），其它侧面为高掺杂源区（4），低掺杂漏区（8）位于垂直沟道区（2）的顶端，低掺杂漏区（8）和控制栅（6）之间为隔离区（7），低掺杂漏区（8）和高掺杂源区（4）掺有不同掺杂类型的杂质，且低掺杂漏区（8）的掺杂浓度在5×10¹⁷cm^-3至1×10¹⁹cm^-3之间，高掺杂源区（4）的掺杂浓度在1×10¹⁹cm^-3至1×10²¹cm^-3之间。

2.如权利要求1所述的隧穿场效应晶体管，其特征在于，半导体衬底（1）的掺杂浓度在1×10¹⁴cm^-3至1×10¹⁷cm^-3之间。

3.如权利要求1所述的隧穿场效应晶体管，其特征在于，垂直沟道区（2）的长和宽相等，且小于一倍的源耗尽层宽度，源耗尽层宽度的范围为25nm-1.5um，垂直沟道区（2）的高大于垂直沟道区（2）的长和宽，垂直沟道区（2）的高度和宽的比例为1.5:1-5:1。

4.如权利要求1所述的隧穿场效应晶体管，其特征在于，低掺杂漏区（8）和控制栅（6）之间的垂直距离为10nm-1μm。

5.一种制备权利要求1所述的隧穿场效应晶体管的方法，包括以下步骤：

（1）在半导体衬底上淀积硬掩膜层，并光刻刻蚀，定义垂直沟道区图形；在硬掩膜的保护下，深刻蚀形成垂直的沟道区；

（2）在硬掩膜的保护下，离子注入形成环绕垂直沟道区四面的高掺杂源区；光刻仅暴露出一面高掺杂源区，并刻蚀，刻蚀深度大于离子注入深度，使得只剩下三面包围的高掺杂源区；

（3）生长栅介质层，并淀积控制栅材料；

（4）淀积隔离层材料并回刻直至高掺杂源区上方的多晶硅，在隔离层的保护下腐蚀多晶硅，仅留下被隔离层覆盖的多晶硅层作为垂直控制栅；

（5）继续淀积隔离层，淀积厚度决定了漏和栅之间栅未覆盖区的长度；在隔离层的保护下，离子注入形成另一种掺杂类型的低掺杂漏区，然后快速热退火激活掺杂杂质；

（6）最后进入CMOS后道工序，包括继续淀积隔离层、开接触孔以及金属化，即可制得如权利要求1所述的隧穿场效应晶体管。

6.如权利要求5所述的制备方法，其特征在于，所述步骤（1）中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。

7.如权利要求5所述的制备方法，其特征在于，，所述步骤（3）中的栅介质层材料选自SiO₂、Si₃N₄和高K栅介质材料。

8.如权利要求5所述的制备方法，其特征在于，所述步骤（3）中的生长栅介质层的方法选自下列方法之一：热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。

9.如权利要求5所述的制备方法，其特征在于，所述步骤（3）中的控制栅材料选自掺杂多晶硅、金属钴或镍。