[发明专利]一种基于D锁存器实现FPGA中I/O管脚复用的方法在审
| 申请号： | 201310562546.1 | 申请日： | 2013-11-13 |
| 公开（公告）号： | CN103577372A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 张克功;袁海滨;邵宗有;沙超群;郑臣明;王晖 | 申请（专利权）人： | 曙光信息产业（北京）有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京安博达知识产权代理有限公司 11271 | 代理人： | 徐国文 |
| 地址： | 100193 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 锁存器 实现 fpga 管脚 方法 | ||
【权利要求书】：
1.一种基于D锁存器实现FPGA中I/O管脚复用的方法，其特征在于：所述方法包括以下步骤：
步骤1：将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口；
步骤2：将D锁存器的OE1和OE2时序控制信号都固定为低电平，同时将D锁存器的LE1和LE2时序控制信号连接，并接到FPGA的同一管脚上进行电平控制；
步骤3：将D锁存器的Q输出端接到第二设备的端口；
步骤4：FPGA控制D锁存器、第一设备和第二设备，实现FPGA的I/O管脚的复用。
2.根据权利要求1所述的基于D锁存器实现FPGA中I/O管脚复用的方法，其特征在于：所述D锁存器为8D锁存器。
3.根据权利要求2所述的基于D锁存器实现FPGA中I/O管脚复用的方法，其特征在于：所述D锁存器的型号为SN74ALVCH162373。
4.根据权利要求1所述的基于D锁存器实现FPGA中I/O管脚复用的方法，其特征在于：所述第一设备和第二设备均为RAM存储器、DRAM存储器、SDRAM存储器或FLASH存储器。
5.根据权利要求1所述的基于D锁存器实现FPGA中I/O管脚复用的方法，其特征在于：所述FPGA的型号为A3P1000。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于曙光信息产业（北京）有限公司，未经曙光信息产业（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310562546.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种空间飞网二级发射展开装置
- 下一篇：治疗小儿夏季热的药物
